混合键合，复杂性大增

公众号记得加星标⭐️，第一时间看推送不会错过。

混合键合技术将使更高密度、更复杂的IC产品成为可能，但这也会带来环境影响。未来几年，单个HBM堆栈中的DRAM芯片数量可能达到24个。其后果是复杂的。

• 每个堆栈中的DRAM芯片数量增加3倍，仅芯片排放量就增加3.5倍以上；

• 在HBM中对高级DRAM芯片使用EUV光刻将导致范围2排放量增加，但程度不如高级逻辑芯片，而且无需在多个金属层中进行多重曝光；

• 从2GB过渡到3GB，并提高内存密度，将减少每GB的排放量；

随着芯片互连密度的不断提高以及SoC向基于更小芯片组的方法分解，需要一种新的封装策略来减小连接间距。混合键合是一项颠覆性技术，最初应用于CMOS图像传感器（CIS），如今正逐渐渗透到处理器和存储器的高性能计算（HPC）领域。尽管这项技术的优势毋庸置疑，如同大多数半导体技术的进步一样，但它对环境的影响却错综复杂。

对计算能力和存储容量不断增长的需求将加速排放增长，这主要是由于每个产品中硅片的用量增加。重要的是，不要将责任归咎于实现方法；正如EUV技术对于晶体管规模的持续缩小至关重要一样，混合键合技术对于增加单位面积存储容量并缩短互连距离以实现高带宽也至关重要。与整体半导体产品相比，混合键合工艺不会显著增加排放，但它所生产的额外硅片却会。

混合键合需求不断增长

TechInsights近期举办的网络研讨会“混合键合：未来的互连”详细探讨了混合键合工艺及其应用。图1展示了混合键合的市场潜力；图像传感器是混合键合的第一个重要市场，目前已广泛用于智能手机的CIS；高级存储器向混合键合的过渡将成为2020年代末最重要的市场驱动力。

图1 混合键合到2029年的预测收入

（来源：TechInsights报告《混合键合：明日互连》，2025。）

并非所有混合键合方法都相同。晶圆对晶圆(W2W: Wafer-to-Wafer)因其高良率工艺和良好的芯片对准度而更为成熟，并且已在CIS中成功应用。然而，由于键合的是整个晶圆，W2W无法筛选出已知良好的芯片。

而芯片管芯对晶圆(D2W: Die-to-Wafer)的键合工艺则更加复杂，但可以筛选出已知良好的芯片，因此更适合良率至关重要的大型芯片的高性能计算(HPC)应用。这对于可持续性尤为重要，因为低良率会像增加每个芯片的成本一样增加每个芯片的碳排放量。

混合键合已应用于高级逻辑电路，例如AMD的3D V-Cache产品，例如采用台积电SoIC工艺技术的Ryzen 7 5800X3D。这里，SRAM芯片直接键合到CPU上有几个原因：由于SRAM在扩展方面遇到了瓶颈，因此可以在比CPU更高的节点上制造SRAM芯片，可以使用更大的芯片管芯来提供额外的缓存；最后，出于性能方面的考虑，L3缓存靠近处理器，CPU可以快速访问缓存。

混合键合严重影响内存中排放的增加

预计采用混合键合的HBM将实现惊人的增长，2025年的收入基本为零，到 2029年将增长到近1200亿美元（见图1）。对HBM等内存容量的需求，尤其是在人工智能应用方面，正在飙升，这为混合键合创新打开了大门。TechInsights最近的一项分析探讨了混合键合在HBM4及以后的HBM中首次亮相的可能性。

虽然混合键合工艺会增加芯片级工艺的排放，例如抛光、表面处理、退火，以及在每个DRAM芯片上进行HBM硅通孔(TSV)工艺，但最关键的问题并非在于工艺本身，而在于它会导致硅密度大幅提升。从8Hi堆叠升级到24Hi，每个芯片所需的硅量和工艺成本都将增加3倍，从而导致碳排放量显著增加。

图2展示了韩国制造的芯片当前和预测的未来几代HBM及其相关芯片堆叠的芯片级排放量。虽然每个堆叠高度和各代产品的首次亮相时间可能会有所变化，但总体趋势清晰。随着HBM4预计将引入混合键合，这一加速趋势显而易见。

图2 随着单个HBM堆栈复杂性的增加，芯片排放量也随之增加。

（来源：TechInsights报告《制造碳模块》，2025年。）

表1 从HBM2E到HBM5，排放量数据逐代递增。

然而，也有一些积极的进展即将出现。目前，HBM芯片的容量为2GB，而预计 HBM4 即将推出的3GB芯片将带来内存密度和每GB排放量方面的提升。这可能会导致芯片尺寸有所增加。截至本文撰写时，HBM4的JEDEC标准尚未最终确定。然而，初步公告显示其占用空间更大。迁移到更先进的DRAM节点应该可以抵消大部分影响，使增幅远低于 50%（每块芯片增加的内存容量）。

因此，如图3所示，每GB芯片排放量呈现出更加微妙的图景。从HBM2E到HBM3的增加是由于HBM3芯片处理的复杂性增加（堆栈高度保持不变）。然而，从现在开始，内存容量的增加速度超过了排放量的增加，并降低了每GB的排放量。

图3 HBM芯片堆叠排放量按每GB波动

（来源：TechInsights报告《制造碳模块》，2025年。）

仍有一些障碍需要克服，例如对封装良率的担忧。高堆叠HBM需要较薄的DRAM芯片，并且需要较低的热预算才能在键合过程中保护DRAM内存。然而，这不应阻碍技术的进步，市场对这项技术的需求永无止境。虽然技术创新的不断增加在一定程度上抵消了排放的速度，但要实现真正可持续的DRAM制造工艺，改进气体减排措施、增加晶圆厂的可再生能源供应以及构建低排放供应链都是值得探索的途径。

最后，回顾图1，可以看到NAND存储将成为混合键合技术更重要的市场驱动力。这是因为它在企业级和消费级应用中都具有普遍性。在未来的文章中，TechInsights将探讨混合键合在NAND工艺中的应用及其可持续性影响。

（来源：转载自TechInsights报告，谢谢）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4312期内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐