北京
分享至
国家知识产权局信息显示，中国电子技术标准化研究院（工业和信息化部电子工业标准化研究院）（工业和信息化部电子第四研究院）;上海赛西科技发展有限责任公司申请一项名为“支持跨层级连测试与单芯粒自测试的3D结构芯粒测试布局设计方法”的专利，公开号CN121364384A，申请日期为2025年10月。
专利摘要显示，本发明提出了支持跨层级连测试与单芯粒自测试的3D结构芯粒测试布局设计方法，所述方法包含以下步骤：a.设计3D堆叠芯粒的测试点布局，每层芯粒采用六边形排布方式，使1个层内测试PIN连接同层6个信号PIN；同时设置垂直测试通道，使每层的层内测试PIN通过垂直互连结构连接相邻层的对应测试PIN。本发明适配了3D堆叠的测试全覆盖，通过“层内六边形布局+垂直测试通道”，解决了3D结构中“层间信号难以测试”的痛点，实现层内、层间、跨芯粒信号的全场景覆盖。
声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。
本文源自：市场资讯
作者：情报员
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
