为争夺台积电CoWoS客户，英特尔展示与18A/14A结合的先进封装技术

12月24日消息，半导体大厂英特尔（Intel）近日展示了其在先进封装领域的最新研发成果，推出一系列以Intel 18A 与Intel 14A 等先进节点制程的多芯粒（Multi-chiplet）产品概念。不仅展现了英特尔在Foveros 3D 与EMIB-T 先进封装技术上的突破，更传递出其希望在高性能计算（HPC）、人工智能（AI）及数据中心市场与台积电的CoWoS 封装技术一决高下的信心。

英特尔本次技术展示的核心在于其精密且具高度扩展性的先进封装构架。根据数据显示，英特尔将利用Intel 14A-E 节点制程提供突破性的逻辑性能，该制程同时采用了第二代RibbonFET晶体管与全新的PowerDirect 技术。而在基础芯片部分，则采用Intel 18A-PT 制程，这是首款采用背面供电技术的基础芯片，能显著提升逻辑密度与电力供应的可靠性。

此外，为了达到极致的垂直堆叠目标，英特尔还导入了Foveros Direct 3D 技术，通过极细间距的混合键合（Hybrid Bonding）进行精密3D 堆叠。而在多芯粒互连方面，新一代的嵌入式多芯片互连桥接（EMIB-T）技术加入了硅穿孔（TSV）技术，可提供更高的带宽，并整合更大规模的晶片组。

另外，英特尔还在展示视频中披露了两款极具前瞻性的概念设计，展现了其超越传统光罩限制（Reticle Limit）的技术实力。其中在中阶解决方案方面，可配备4个计算芯片与12个HBM。至于在旗舰解决方案方面，则是将规模扩大到16个计算芯片与24个HBM ，并可配置多达48个LPDDR5X 控制器，极大化AI 与数据中心工作执行所需的内存密度。

而且，这些设计采用了类似“Clearwater Forest”的构架，其基础芯片负责搭载SRAM，并通过Foveros 3D 技术将顶层包含AI 引擎或CPU IP的计算芯片堆叠在上面。内存支持方面，英特尔强调其封装方案能无缝兼容目前的HBM3/HBM3E，以及未来的HBM4、HBM5 等新一代标准。

根据市场的分析，英特尔这次一系列展示动作，无疑是向台积电发出挑战。台积电目前已规划9.5倍光罩尺寸的CoWoS 解决方案，并结合A16 制程，以及超过12个HBM4E （通过CoWoS-L）。

然而，英特尔表示，其封装构架具备超过12倍的光罩尺寸，显示在规格上有意超越台积电。英特尔还特别强调，虽然Intel 18A 制程主要用于其内部产品，但Intel 14A 节点制程则是专为外部客户设计的。因此，英特尔目前正积极与产业伙伴建立多元生态系，目的是提供更快的上市时间与更具韧性的供应链。

尽管英特尔过去在先进封装领域早有建树，例如被视为工程奇迹的Ponte Vecchio 芯片，但受限于良率问题与研发延迟，该产品并未取得商业化上的成功，随后如Falcon Shores 等多项计划也遭取消。因此，目前英特尔正试图凭借Jaguar Shores，以及备受期待的Crescent Island AI GPU 卷土重来。

对英特尔而言，真正的考验在于能否成功争取到第三方客户的订单。尤其在Intel 14A 技术与先进封装解决方案的加持下，英特尔似乎已准备好重新回归晶圆代工市场的顶尖赛局。

编辑：芯智讯-林子