芯行纪：AI赋能EDA研发自主，驱动国产数字实现工具创新突围

数字实现EDA是电子设计自动化领域的核心环节，它涉及将电路设计中的元件在物理空间中精确放置，并通过导线连接，以实现电路功能。芯行纪凭借前瞻性的技术布局与自主研发创新实力，迅速崛起成为国产数字视线EDA领域的中坚力量，有力推动着国产EDA发展进程。

在ICCAD 2025大会上，芯行纪销售副总裁陶然围绕AI与EDA的深度融合趋势展开剖析，并系统阐述了芯行纪基于机器学习技术的前瞻布局与创新实践。他指出，随着芯片设计复杂度呈指数级增长，传统EDA工具已难以满足高效、精准的设计需求，而AI技术的引入正为芯片设计行业带来颠覆性变革。

图：芯行纪销售副总裁陶然

以开放心态积极拥抱AI

在AI的加持下，不仅可提升芯片设计效率、降低了成本，还为解决复杂芯片设计中的挑战提供了创新解决方案。

陶总表示，AI 与 EDA 的融合目前主要沿着两条路径落地：其一是以强化学习为核心的“自动优化-调参”路线，把探索-反馈机制嵌入综合、布局布线等关键环节，实现 PPA 的自主迭代；其二是借大模型之力走“对话式生成”路线，让设计人员用自然语言就能驱动工具链：自动产出脚本、补全 RTL、修复约束，甚至一键生成完整流程，显著压缩人力时间，同时把专家经验沉淀为可随时调用的模型知识。

除此之外，陶总称，不必担忧 AI 会取代工程师，而应该以开放的心态积极拥抱AI。未来的优秀工程师，必然是能够熟练运用 AI 工具，或者深知在何种环节运用何种 AI 工具来提升设计效率、优化PPA的专家。

将机器学习技术应用于布局规划引擎

芯行纪推出的首款完全自主研发数字实现EDA产品——智能布局规划工具AmazeFP，将机器学习技术应用于布局规划引擎，在兼顾性能、功耗和面积（PPA）的同时，提供了高度智能的拥塞感知、便捷的数据流分析和宏单元自动整理对齐功能，有效解决当前数字芯片在后端设计的布局规划节点面临的对经验依赖度高、手工耗时长、数据流分析手段单一、设计问题依赖后期定位导致的收敛性差等难题。

AmazeFP 用算法一次性算清：哪里即将拥塞，就给沟道留空；原来人工叠五六层的宏单元，它压成三四层，局部绕线资源提前“泄洪”。拥塞降了，后续走线自然舒展，串扰噪声和 SI-delay 随之下降——Floorplan 里埋的这条暗线，最终拉高了整片芯片的 SI 余量。

陶然强调，芯行纪始终坚持自主研发，致力于将AI、分布式计算等前沿技术深度应用于数字实现EDA领域，因此能够深入理解客户在先进工艺、复杂场景下的差异化需求，并基于统一的自研平台，敏捷提供定制化功能与优化方案，助力客户构建自身的设计竞争力。

基于雄厚的人才储备和完善的研发布局，芯行纪在短短五年间，建立起具有行业竞争力的自主研发数字实现EDA产品矩阵，涵盖多款创新工具，包括国内首款全自研数字布局布线工具AmazeSys、智能布局规划工具AmazeFP、机器学习优化工具AmazeME-FP和AmazeME-Place、一站式工程优化修复工具AmazeECO、快速DRC & DFM收敛工具AmazeDRCLite，以及工业软件许可文件管理系统Industriallm等。

—— 芯榜 ——