三维堆叠高带宽存储器混合键合相关热问题

论文信息：

Seung-Hoon Lee, Su-Jong Kim, Ji-Su Lee and Seok-Ho Rhi, Thermal Issues Related to Hybrid Bonding of 3D-Stacked High Bandwidth Memory: A Comprehensive Review,Electronics 2025, 14, 2682.

论文链接：

https://doi.org/10.3390/electronics14132682

Part.1

研究背景

随着人工智能、高性能计算等领域对数据处理需求的激增，高带宽存储器（HBM）凭借三维堆叠结构实现了高集成密度与高带宽的优势，成为满足大规模计算任务的核心存储方案，但该结构也带来了严重的热积聚与热机械应力问题 —— 堆叠层数超过 12 层后内部热阻会急剧上升，且硅、铜、介质等异质材料的热膨胀系数（CTE）不匹配易引发铜突出、分层、翘曲等可靠性缺陷，传统外部冷却方案与热压键合（TCB）技术难以从根本上解决这些问题。在此背景下，混合键合技术作为兼顾电连接与热传导的创新方案逐渐受到关注，但其在高层数堆叠（16 层及以上）中的热性能优化、热 - 电 - 机械性能的协同平衡等关键问题仍缺乏系统研究，相关设计参数与工艺方案也缺乏明确的数值指导。本论文通过全面综述混合键合技术在 HBM 中的热管理应用与热机械问题缓解策略，不仅填补了现有研究在高层数堆叠热性能量化分析、多性能协同优化等方面的空白，还明确了材料选择、工艺优化、结构设计等维度的关键技术路径，为下一代 20 层及以上超高堆叠 HBM 的高效热管理与长期可靠性提供了重要理论支撑和实践指导，对推动 AI、高性能计算等领域存储技术的升级具有重要意义。

Part.2

研究内容

论文围绕三维堆叠高带宽存储器（HBM）的混合键合热管理与热机械可靠性展开深入研究，首先系统剖析了 HBM 的热瓶颈与现有解决方案的局限。如图 1 所示，HBM 垂直堆叠的芯片结构导致垂直传热受阻，中间层热量大量积聚，而硅通孔（TSV）、底部填充层等组件进一步加剧积热，当堆叠层数超过 12 层后内部热阻会急剧上升。传统外部冷却方案（如散热片、模内通孔板 TMP）虽能降低部分结温（图 2 中 TMP 可使 HBM 结温降低约 10.3℃），但无法根治内部热传导问题，因此混合键合技术成为核心研究方向。论文通过对比热压键合（TCB）与混合键合的性能，明确混合键合通过 Cu-Cu 直接键合与介质键合的协同作用，可将键合层厚度从 16μm 缩减至 1.3μm，热阻低至 0.8 mm²・K/W，显著优于传统微凸点堆叠，图 3 详细展示了 Cu-SiO₂混合键合的八步工艺流程，清晰呈现了从芯片制备到最终键合的完整过程。

图 1 三维堆叠存储器结构的散热情况（垂直传热受限导致中间层热量积聚）。

图 2 中介层上高带宽存储器（HBM）与图形处理器（GPU）的集成。

图 3 铜 - 二氧化硅（Cu-SiO2）混合键合工艺流程示意图：(a) 芯片制备；(b) 二氧化硅干法刻蚀；(c) 铜电镀；(d) 铜 / 二氧化硅化学机械抛光（CMP）；(e) 等离子体处理；(f) 共价键合；(g) 热膨胀退火；(h) 铜 - 二氧化硅键合。

在混合键合热性能优化方面，论文从多维度展开参数研究，重点聚焦金属焊盘设计、材料选择与工艺条件的影响。焊盘设计上，图 4 显示铜焊盘密度对热阻影响显著，当铜密度从 0% 提升至 22%、间距 1.75μm 时，键合界面热阻降低 38%；而 Han 等人的三组铜焊盘配置实验（图 5）表明，6μm 窄间距的 3μm 直径焊盘（Group 1）导热系数达 7.2 W/(m・K)，优于大尺寸宽间距设计，证实间距优化比焊盘尺寸扩大更能提升热性能。材料层面，高导热复合底部填充料的研发取得突破，如 Gao 等人采用硅烷功能化 h-BN 与 α-Al₂O₃混合填料，使导热系数提升至 0.85 W/(m・K)；SiCN 介质替代传统 SiO₂可减少吸湿性和空隙形成，提升低温键合稳定性。工艺上，200℃以下的等离子体活化低温键合（图 3 (e) 的等离子体处理步骤）可有效降低热应力，配合化学机械抛光（CMP）控制表面粗糙度≤2 nm，能实现无空隙键合和 80 MPa 的剪切强度。

图 4 键合界面热阻随铜焊盘密度的变化关系。

图 5 三组不同密度和间距的铜焊盘位置阵列示意图：(a) 第 1 组（直径 3 微米 / 间距 6 微米）；(b) 第 2 组（直径 3 微米 / 间距 10 微米）；(c) 第 3 组（直径 5 微米 / 间距 10 微米）。

针对热膨胀系数（CTE）不匹配引发的热机械问题，论文深入分析了其失效机制并提出三类缓解策略。如图 6-8 所示，CTE 不匹配会导致焊点裂纹、铜突出和层间分层等缺陷，SAC305 焊料与硅芯片的 CTE 差异（21-28 vs 2.7 ppm/℃）会使焊点应力达 80.48-173 MPa。材料层面，采用纳米孪晶铜（NT-Cu）和 CTE 匹配的聚合物复合材料，图 9 对比了传统电镀铜与纳米孪晶铜的晶粒结构，后者的定向层状结构可在 150-200℃下实现低接触电阻键合；工艺层面，通过 200℃以下低温键合减少热负荷；结构层面，推荐交错式堆叠和圆角设计，图 10 的交错式结构使翘曲从 11.462μm 降至 1.436μm，显著分散热应力。

图 6 三维堆叠封装中焊点内裂纹扩展的典型情况。

图 7 硅通孔（TSV）结构热处理过程中产生的铜突出 。

图 8 凸点与芯片界面间产生的分层现象。

图 9 传统铜与纳米孪晶铜的晶粒结构对比：(a) 传统电镀铜；(b) 纳米孪晶铜。

图 10 芯片堆叠布局的横截面示意图：(a) 交错式；(b) 阶梯式。

最后，论文通过综合对比各类优化策略的效果，明确了混合键合热优化的优先级。如图 11 所示，焊盘布局（间距和阵列）的优化对热性能提升最为显著，其次是晶体取向调控和压力调整，铜密度超过 20% 后收益递减。同时，论文还探讨了热 - 电 - 机械性能的协同平衡，提出 “材料 - 工艺 - 结构” 三位一体的集成优化框架，为下一代 20 层及以上超高堆叠 HBM 的高效热管理与长期可靠性提供了系统的理论支撑和实践指导。

图 11 芯片堆叠布局的横截面示意图：(a) 交错式；(b) 阶梯式。

Part.3

研究总结

本论文围绕三维堆叠高带宽存储器（HBM）混合键合技术的热管理与热机械可靠性展开全面综述，系统梳理了 HBM 三维堆叠结构的热瓶颈及混合键合技术的解决方案。研究首先明确，HBM 垂直堆叠导致的垂直传热受限和 12 层以上堆叠后内部热阻激增的问题，无法通过传统外部冷却方案根本解决，而混合键合通过 Cu-Cu 直接键合与介质键合的结合，可将热阻降至 0.8 mm²・K/W，显著优于传统微凸点堆叠。论文进一步量化了铜焊盘密度、间距等关键参数对热性能的影响，确定铜覆盖率至少 20%、间距≤6μm 为最优设计阈值，并总结了高导热复合底部填充料、SiCN 介质、纳米孪晶铜等材料优化路径。针对热膨胀系数（CTE）不匹配引发的铜突出、分层等缺陷，提出了材料选择、低温工艺（200℃以下）和交错式堆叠（图 24）等三类缓解策略。最后，通过对比不同优化方法的热性能改善率，明确了 “焊盘布局优化优先，压力与晶体取向调控次之” 的优化层级，并构建了 “材料 - 工艺 - 结构” 三位一体的集成框架，为 20 层及以上超高堆叠 HBM 的热 - 电 - 机械性能协同优化提供了关键理论支撑和实践指导。

Thermal_Issues_Related_to_Hybrid_Bonding_of_3D-Sta.pdf

欢迎关注公众号 “芯片散热”