湖北
一、前言
英特尔18A工艺是英特尔公司在其IDM 2.0战略下开发的一项先进半导体制造技术，代表了英特尔这几年在芯片代工领域卧薪尝胆、厚积薄发的最新成果。
该工艺是英特尔“四年五个制程节点”计划的最终节点，1目标是超越竞争对手台积电和三星的2纳米工艺。不仅将用于制造英特尔自家的处理器，也将向第三方客户提供代工服务，传微软、英伟达和ARM均有意合作。
本文将向读者简要地介绍一下英特尔18A工艺的技术特点、优势、近况和所面临的挑战。
二、18A工艺概述
英特尔18A工艺是英特尔制程路线图中继Intel 7、Intel 4、Intel 3和Intel 20A之后的第五个节点，其命名中的 “18A” 表示1.8纳米（1.8nm）的等效制程。
18A工艺在性能、功耗和面积指标上相较于Intel 3工艺有显著提升。英特尔声称，与Intel 3工艺相比，Intel 18A工艺的晶体管密度可以提升30%，每瓦性能可以提升15%。
三、18A工艺的关键技术创新
英特尔18A工艺集成了多项突破性技术，其中最引人注目的两大创新是RibbonFET全环绕栅极晶体管和PowerVia背面供电技术。此外，18A还采用了高数值孔径极紫外光刻（High - NA EUV）技术以及先进的封装技术，进一步提升了性能和制造效率。
1、全环绕栅极晶体管（RibbonFET）
RibbonFET是英特尔对全环绕栅极（Gate - All - Around, GAA）晶体管的实现方式，取代了传统的FinFET（鳍式场效应晶体管）架构。它采用垂直堆叠的带状沟道，提高了晶体管的密度和能效，可以实现电流的精准控制，在进一步微缩晶体管的同时减少漏电问题。
RibbonFET还可以提高芯片的每瓦性能、最小电压操作和静电性能，采用这种方案，无论在何种电压下，都能提供更强的驱动电流，让晶体管开关速度更快，进而提升晶体管的性能。
2、背面供电技术（PowerVia）
在传统芯片设计中，电源线和信号线均位于晶体管顶部的互连层，混合信号线和电源在晶圆内 “抢占” 空间，导致拥堵，容易导致信号干扰和供电效率低下，增加了晶体管进一步微缩的难度。
而英特尔的背面供电技术就是针对解决这个问题而开发的，它通过将粗间距金属层和凸块移至芯片背面，并在每个标准单元中嵌入纳米级硅通孔（nano - TSV），减少了电阻和信号串扰，从而提高供电效率。
3、采用高数值孔径极紫外光刻（High - NA EUV）
18A工艺采用ASML的High - NA EUV光刻机制造，这是下一代光刻技术，能够以更高的精度雕刻更小的晶体管特征。英特尔是ASML在High - NA EUV技术上的主要合作伙伴，已于2023年底采购了首台生产型设备。
4、先进的封装技术
18A工艺还结合了英特尔的先进封装技术，如Foveros 3D堆叠和EMIB（嵌入式多芯片互连桥），进一步提升了芯片的集成度和性能。其中，Foveros Direct 3D技术通过铜 - 铜混合键合将凸点间距降低至10微米以下，大幅提高了互连密度和带宽。
四、18A工艺的挑战
尽管18A工艺展现出强大的技术潜力，但英特尔仍面临多重挑战。首先，最重要的就是良品率问题。传目前18A工艺良品率仅为20%至30%，远低于量产通常所需的70%以上。
影响良品率的因素包括新技术的复杂性、生产设备的稳定性等多种因素，英特尔接下来可能会通过优化生产工艺、加强设备维护和质量管控等方式来提高良品率，这是重中之重。
五、总结与展望
总的来说，英特尔18A工艺通过RibbonFET全环绕栅极晶体管、PowerVia背面供电技术、高数值孔径EUV光刻以及先进封装技术的集成，展现了在1.8纳米级工艺上的强大竞争力。
英特尔于今年4月宣布Intel 18A工艺进入风险性试产阶段，这将是其新任CEO陈立武上台之后所面临的最关键一战，其实际性能表现将决定着英特尔未来几年的发展状况。如果表现良好，未来一两年内有望实现翻盘；如果表现糟糕，那么它与台积电的差距可能会越来越大，会陷入更加被动的局面。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
