广东
4月1日消息，Ayar Labs 宣布推出首款符合 Universal Chiplet Interconnect Express™ （UCIe™） 标准的光互连小芯片（Chiplet，又称“芯粒”）。该光学小芯片旨在最大限度地提高 AI 基础设施的性能和效率，同时减少延迟和功耗。通过集成 UCIe 电气接口，该小芯片旨在消除数据瓶颈并无缝集成到客户的芯片设计中。
TeraPHY™ 光学 I/O 小芯片能够实现 8 Tbps 带宽，由 Ayar Labs 的 16 波长 SuperNova™ 光源供电。UCIe 接口的集成不仅提供了高性能和高效率，而且还实现了来自不同供应商的小芯片之间的互作性。这种与 UCIe 标准的兼容性创造了一个更易于访问、更具成本效益的生态系统，从而简化了扩展 AI 工作负载和克服传统铜互连限制所需的高级光学技术的采用。
“需要光互连来解决纵向扩展 AI 结构中的功率密度挑战，”Ayar Labs 首席执行官兼联合创始人 Mark Wade 说。“我们很早就认识到共封装光学器件的潜力，这使我们有能力推动光学解决方案在 AI 应用中的采用。随着我们不断突破光学技术的界限，我们还将客户大规模部署这些解决方案所需的供应链、制造、测试和验证流程整合在一起。
Ayar Labs 将硅光子学与 CMOS 制造工艺相结合，以促进在多芯片封装内以小芯片形式使用光学互连。这使得 GPU 和其他加速器能够在从毫米到公里的广泛距离内进行通信，同时作为单个大型 GPU 有效运行。
“共封装光学 （CPO） 小芯片将改变我们解决大规模 AI 计算中数据瓶颈的方式。UCIe 光芯片的推出将培育一个强大的生态系统，最终推动整个行业的广泛采用和持续创新。”台积电北美业务管理副总裁 Lucas Tsai 说。
“随着行业过渡到基于小芯片的系统分区方法，用于小芯片到小芯片通信的 UCIe 接口正迅速成为事实上的标准，”GlobalFoundries 硅光子学产品线高级副总裁 Kevin Soukup 说。“这一成就由我们的单片 GF Fotonix™ 平台独特地实现，突显了硅光子学在推动高速数据长距离高能效传输同时保持与基于小芯片的标准兼容性方面的重要作用。”
“UCIe 标准的进步标志着在创建更加集成和高效的 AI 基础设施方面取得了重大进展，这要归功于可互作的小芯片生态系统，”UCIe 联盟主席 Debendra Das Sharma 博士说。“通过促进供应商之间的互作性和协作，UCIe 为满足对更高带宽和能效日益增长的需求奠定了基础。”
编辑：芯智讯-浪客剑
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
