国内外模拟芯片设计的EDA点工具汇总

模拟电路相比数字电路无论从规模还是制程上都略微逊色，所以整个工具链上要比数字电路工具链环节要少很多，大概是数字电路EDA工具链的一半吧，以下是我总结的模拟芯片设计验证以及流片相关的11种EDA工具的分类、功能特点以及国内外代表性厂商及其工具：

1. 模拟电路原理图设计编辑以及仿真EDA工具

主要用于模拟电路的原理图设计、编辑和仿真，就是可以调用相关工艺库里面的CMOS管，BJT三极管以及电容等器件，帮助设计师完成电路设计以及验证电路的功能和性能。深层次的远离技术是：电路仿真即通过数学方法模拟电路工作，是分析电路功能和性能最重要的技术手段。电路仿真ALPS通过创新的大规 模矩阵智能求解技术，支持数千万器 件规模的电路仿真，使得仿真性能显著提升。

Cadence提供的Virtuoso Schematic Editor，Spectre这些工具支持模拟IC原理图设计和仿真。是目前市面上最流行的模拟IC设计EDA工具。

国产华大九天在模拟电路领域提供Empyrean ALPS®(Accurate Large capacity Parallel SPICE)是华大九天新近推出的高速高精度并行晶体管级电路仿真工具，支持数千万元器件的电路仿真和数模混合信号仿真，通过创新的智能矩阵求解算法和高效的并行技术，突破了电路仿真的性能和容量瓶颈，仿真速度相比其他电路仿真工具显著提升。

2. 提供SPICE模型的EDA公司

SPICE模型用于精确描述电子器件的电气特性，是模拟电路仿真中不可或缺的部分。

Cadence提供Cadence Spectre等工具，支持SPICE模型的仿真。Synopsys提供HSPICE等工具，支持SPICE模型的电路仿真。

国内厂商概伦电子提供TJSPICE等工具，支持SPICE模型的电路仿真。华大九天提供Empyrean ALPS®等仿真工具，支持SPICE模型。

3. 晶体管特性仿真EDA工具

-用于模拟晶体管的电气特性以及各种由于晶体管结构不同而产生的各种效应，先进节点制程相较于传统工艺对热效应的敏感性更强，由于金属连接线宽变小，电迁移效应所造成的影响也更加显著。为了保证电源完整性，对于电迁移效应和电流分配的检查也是必要的。

Cadence提供Cadence Spectre等工具，支持晶体管特性仿真。国产EDA巨头华大九天Empyrean Patron聚焦于模拟芯片的电源完整性检查解决方案。集成电路设计用户可以通过该工具快速且高效地得到完整、精准、可靠的EM/IR分析数据及检查报告。

4. 版图设计和编辑EDA工具

用于模拟IC电路的版图设计和编辑，确保电路能够正确制造。

Cadence提供Cadence Virtuoso等版图设计工具。国产EDA龙头华大九天Empyrean AethereLayout Editor(以下简称EmpyreanAether®LE)提供了全面的版图设计编辑环境，能让用户高效完成层次式大规模电路的版图设计。

5. 模拟电路寄生参数提取的EDA工具

提取寄生参数，如寄生电阻和电容，用于分析电路的性能和可靠性。寄生参数提取工具根据工艺参数设置对版图中的器件、单元和互连线的寄生电阻电容等参数进行计算，从而提取出包含寄生参数的电路网表，用于电路的各项性能分析和仿真。此外，可靠性相关的EM/IR问题依赖于寄生参数提取工具。同时，在FinFET工艺等更先进工艺条件下如何准确的评估寄生效应，这对寄生参数提取工具提出了新的挑战。

Cadence提供Quantus QRC等工具，支持寄生参数提取。

华大九天提供Empyrean RCExplorer®等寄生参数提取工具。华大九天寄生参数提取工具Empyrean RCExplorer®提供了高效准确的Signof价阶段的寄生参数提取方案。工具支持全芯片晶体管级和单元级寄生参数提取，同时具备三维高精度提取和准三维快速提取两种模式。工具内置高精度的场求解器，一方面支撑三维高精度提取模式，另一方面为准三维快速提取模式创建高精度寄生模型，满足准三维快速提取模式的精度要求。工具通过计算高精度的寄生参数，可以帮助用户减少整体设计循环时间，并提高复杂电路的设计质量。

另外概伦电子好像提供相关寄生参数提取工具。

6. 版图和电路网表对比验证（LVS）EDA工具

将版图与电路网表进行对比，确保两者的一致性，避免设计错误。物理验证工具是用来检查电路设计版图与制造加工及版图设计与电路设计之间的一致性的重要工具。

Cadence：提供Dracula等版图验证工具，支持LVS检查。

华大九天：提供相关LVS工具，支持版图和电路网表对比验证。Empyrean Argus@提供的物理验证解决方案可以消除设计错误，降低设计成本和减少设计失败的风险。目前工具已广泛应用于多家设计公司和晶圆代工厂为用户提供Signoff级别的验证服务，成功完成流片数十亿颗。

7. 模拟电路电源电压降分析（IR-Drop）EDA工具

分析电路中的电源电压降，确保电路在工作时的稳定性。现在由于低功耗和高速数据处理的需求，低电压及超低电压设计较为流行。电源网络的寄生效应对于这类设计的影响很关键。压降分析(IR-drop)可以帮助设计用户检查电路各部分的实际应用电压是否满足设计需求。

Cadence：提供相关IR-Drop分析工具。

华大九天提供相关IR-Drop分析工具。Empyrean Patron聚焦于模拟芯片的电源完整性检查解决方案。集成电路设计用户可以通过该工具快速且高效地得到完整、精准、可靠的EM/IR分析数据及检查报告。

8. 模拟电路设计规则检查工具（DRC）

检查设计是否符合制造工艺的设计规则，避免制造过程中的问题。

Cadence提供Dracula等版图验证工具，支持DRC检查。

华大九天提供相关DRC工具，支持设计规则检查。Empyrean Argus@是新一代纳米级芯片层次化并行物理验证工具。该工具根据不同设计类型版图的特点，如存储，传感器等设计中的大规模重复单元阵列，通过高性能版图预处理技术，缩短了大规模版图设计的验证时间;针对模拟版图设计中的各种复杂图形，通过高精度扫描线技术，对各类复杂图形做高精度的检查及器件提取，显著提升了用户检查和分析版图设计错误的效率，缩短了产品的设计周期。

9. 版图后仿真EDA工具

在版图设计完成后进行仿真，验证电路的性能和可靠性。在半导体工艺发展到16nm/7nm之后，随着工艺的发展和设计复杂度的增加，带来了更加复杂的器件模型，指数级增长的寄生参数以及大量的需要签核的工艺角，传统的仿真验证工具已经无法适应电路设计的发展要求，特别是在必需的后仿真验证环节，往往需要花费数月甚至更长的时间，极大地制约了模拟电路的设计效率和质量。传统的基于CPU架构的SPICE仿真器因为CPU本身算力和并发机制的制约无法显著提高仿真性能，迫切需要一种全新的体系结构来突破仿真瓶颈。

Cadence提供Cadence Spectre等工具，支持版图后仿真。

华大九天提供Empyrean ALPS®等版图后仿真工具。华大九天再次提出基于GPU-CPU异构硬件系统开发新的SPICE算法，将缓慢的后仿进度提升几倍仿真效率。

10. 数模混合仿真EDA工具

用于模拟和数字电路的混合信号仿真，验证整个系统的功能和性能。

Cadence的Virtuoso AMS Designer支持混合信号全流程验证。

华大九天的Aether AMS覆盖国产芯片的混合设计需求，兼容国际标准。

国外EDA三巨头（Cadence、Synopsys、Mentor）凭借全流程工具链和先进工艺适配占据主导地位，而国内厂商（如华大九天、概伦电子、广立微）正通过政策支 持和本土化优势加速追赶，尤其在模拟电路和特色工艺领域逐步实现替代 未来，AI驱动的自动化设计和国产工艺生态构建将是破局关键。

芯片工艺过程线上技术交流