PCB、封装设计及系统级仿真专题 1 议程揭晓丨Cadence 2023 中国用户大会

作为目前中国 EDA 行业覆盖技术领域全面、规模巨大的先进技术交流平台，CadenceLIVE China 2023 中国用户大会将于8 月 29 日在上海浦东嘉里大酒店盛大举行，现场参会注册现已开放，诚邀您前来参会。

您可扫描上方二维码

(报名审核通过后，会前会发送参会邀请码短信)

CadenceLIVE 在中国已成功举办近 20 届，时隔三年再次从线上走到线下，CadenceLIVE China 2023 中国用户大会有众多亮点值得关注，您绝对不容错过！

今天我们向您介绍此次会议专题之一：

PCB、封装设计及系统级仿真专题 1

本次专题内容涵盖 HBM2E、GDDR6、DDR5、112G、224G 等当前行业最热门先进接口总线的信号和电源设计要点，同时也包括了 Sigrity 最新的介绍及 CFD 解决方案。来自 Metax、一博、篆芯、Teradyne、ZTE、Enflame 及 Cadence 等各大公司的研发人员将分享相关的理论和一线设计经验。

通过本专题，在并行总线相关的技术中，您将了解在 2.5D 先进封装方案的 CoWoS-S 技术的硅中介层设计过程中，设计人员将面临的信号完整性与电源完整性的综合挑战，以及如何利用 Cadence EDA 解决方案来高效率地实现 CoWoS-S 硅中介层的设计与签核，包括于大电流区域的电源完整性设计以及 HBM 互连区域的信号完整性设计。以及 GDDR6 总线系统设计中包括数据信号串扰优化和地址控制信号拓扑设计两大部分面临的挑战。对于仿真级联方法的局限性分析，采用了封装 PCB 融合提取参数的方法，并对比了两种方法的差异。同时，DDR5 已成为当前市场应用主流，本次通过具体案例说明了 DDR5 信号完整性提升的具体技术，并通过仿真对比，展示了 DDR5 在内存升级过程中的优势。

在串行总线中，您将了解在当前在 56G-PAM4 信号速率的交换机普及的情况下，QSFP-DD 连接器如何实现在极低的 PCB 设计制作成本下基于背对背贴装 QSFP-DD 的过孔扇出。以及 112G Serdes 在 Load board 设计中，在面对超多层数 PCB 时，如何优化过孔设计。最后，随着 112G 技术的开始大量应用，224G 也呼之欲出。224G 标准和系统架构、无源模块、芯片能力、系统通道设计方面等方面的更新和挑战也将被引入到本 track 中来讨论。

专题议程

*日程以最终现场公布为准

会议注册

您可扫描上方二维码

(报名审核通过后，会前会发送参会邀请码短信)

8 月 29 日活动当天，设有八大分会场，聚焦验证、PCB 封装设计及系统级仿真、模拟定制设计、数字设计和签核、汽车电子和 IP 解决方案、AI 和大数据分析等 6 大专题，涉及人工智能（AI）、大数据、汽车电子、网络通信、5G/6G、新能源、工业自动化等众多应用方向，以及 60+ 技术主题分享。我们之后将逐一为您揭晓！

欢迎注册报名本次大会

我们期待在 CadenceLIVE China 2023

中国用户大会上与您相约而遇

这场技术盛宴，绝对不容错过

恭候您的莅临！

CadenceLIVE China 2023 直通车

（您可点击以下内容，了解更多大会信息）

大会详情

专题议程

关于 Cadence

Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。

© 2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。