为chiplet铺平道路

封装行业正在将chiplet的应用范围扩大到少数芯片供应商之外，为下一代3D芯片设计和封装奠定了基础。新的chiplet标准和应用确定基于chiplet的设计可行性的成本分析工具是两个新的重要组成部分。与其他努力一起，我们的目标是推动chiplet模型向前发展，尽管该技术仍存在挑战和差距。

使用这种方法，封装厂可以在库中具有不同功能和过程节点的模块化模具或chiplet的菜单。然后，芯片客户可以选择这些chiplet中的任何一种，并将它们组装在高级封装中，从而形成一种新的复杂芯片设计，作为系统芯片（SoC）的替代方案。Intel、AMD和Marvell等公司已经证明这种chiplet模型是可行的，这些公司设计自己的chiplet和互连。现在，业界其他人都在探索chiplet，这主要是因为对许多人来说，扩展变得太困难，成本太高，而且移动到新节点的功率和性能优势正在缩小。高级封装为在不同技术节点组合芯片提供了一种经济高效的方法，而chiplet则为增加互连RC延迟提供了解决方案。他们还承诺更快地开发复杂芯片，并且可以针对特定市场和应用进行定制。

传统上，为了开发复杂的IC产品，供应商设计了一种在同一个芯片上集成所有功能的芯片。在随后的每一代中，每个芯片的功能数量都急剧增加。在最新的节点（7nm和5nm）上，成本和复杂性急剧上升。（节点是指特定的流程及其设计规则）谷歌高级技术开发工程师穆达西尔·艾哈迈德（Mudasir Ahmad）在最近的一次演讲中表示：“设计新硅节点的成本正在上升，只是给你一个衡量标准，现在制作5nm芯片的成本与制作10nm和7nm芯片的成本之和差不多，它非常昂贵。”

虽然传统方法仍然是新设计的一种选择，但chiplet为客户提供了另一种解决方案，但像任何新技术一样，chiplet集成并不简单。目前，基于chiplet的设计只用于高端产品，而不是日常设计。即便如此，提出一个基于chiplet的模型也需要几个部分。只有少数几家大公司具备所需的内部专业知识和能力，其中大部分是专有的。

这将基于chiplet方法的采用限制在少数几个方面，但现在，正在努力使基于chiplet的设计更易于使用。这些努力包括：

• l ASE、AMD、Arm、谷歌、英特尔、Meta、微软、高通、三星和TSMC组成了一个新的chiplet联盟。该小组发布了一项新的开放式芯片间互连规范，使chiplet能够在封装中相互通信。
• l 开放领域特定体系结构（ODSA）子项目正在对类似的技术进行最后的润色。ODSA还刚刚发布了一个新的成本分析工具，该工具有助于确定基于chiplet的设计是否可行。
• l 多家封装公司正在开发制造技术，以将基于chiplet的设计投入生产。
• 
  

chiplet具有挑战性

通常，要开发基于chiplet的设计，第一步是定义产品。然后，拟议基于chiplet的设计需要几个部分，例如产品架构、已知良好芯片KGD和芯片间互连。它还需要一个健全的制造战略。KGD是设计中使用的模具或chiplet。芯片间互连允许chiplet在设计中相互通信。通过开发或采购这些部件，至少在纸面上，芯片客户可以开发基于chiplet的设计。但最大的问题是，这种设计是可行的还是具有成本效益的。这可能是一个主要的绊脚石，阻止厌恶风险的芯片客户考虑使用chiplet，为了帮助客户，ODSA发布了一个成本分析软件工具，其中包括开发基于chiplet的设计所涉及的所有可能组件和成本的电子表格。

谷歌的艾哈迈德说：“没有通用规则规定你应该一直使用chiplet，或者不应该。这取决于具体的应用程序，我们需要一个可用于每个应用程序的模型来提供反馈，通过电子表格，芯片客户可以使用通用框架将数据输入其中。然后他们可以尝试了解为特定应用程序制作chiplet是否有意义。”成本不是唯一的因素。工程师还必须关注chiplet的挑战。据艾哈迈德称，以下是其中的一些挑战：

l报废成本：如果一个chiplet在一个或多个最终设计中失败，设备可能会报废，这会增加报废成本。

l测试：为了最大限度地减少废料损失，设计需要更多的测试覆盖率。

l产量：包的复杂性可能会影响总体产量。

l性能：将信号从一个模具移动到另一个模具可能会降低产品的性能。

商业模式是另一个挑战。“如果您有不同的供应商提供不同的零件，而您将它们全部打包，谁负责什么？谁对故障负责？”艾哈迈德问道。

架构、KGD、互连

成本和技术挑战只是chiplet等式的一部分，客户还必须定义产品并为设计选择架构，这里有很多选择。客户可以将模具集成到现有的高级软件包或新体系结构中，扇出是一种选择。在扇出封装的一个示例中，DRAM芯片堆叠在封装中的逻辑芯片上，在高端系统中使用2.5D是另一种选择；在2.5D中，模具堆叠在插入器上，或侧对侧连接。插入器集成了硅通孔（TSV），它提供了从模具到电路板的电气连接。在一个示例中，ASIC和高带宽存储器（HBM）并排放置在插入器上，HBM是DRAM内存堆栈。

另一种选择是将芯片集成到新的3D架构中，例如，Intel正在开发一种GPU体系结构，代号为Ponte Vecchio，该设备在一个封装中的五个不同流程节点上集成了47个瓷砖或芯片。

图1 高性能计算封装的不同选择，基于插入器的2.5D与扇出式基板芯片（FOCoS）。来源：ASE

图2 更多2.5D封装、高密度扇出（HDFO）、桥接封装和芯片的示例。资料来源：Amkor

任何基于chiplet的架构都需要已知良好的芯片，即符合给定规范的芯片，如果没有KGD，包装可能会出现产量低或在现场出现故障。ASE工程技术营销总监曹丽红（Lihong Cao）在最近的一次活动中表示：“我们收到裸模，并将其放入包装中，以交付具有功能的产品，关于KGD，我们希望对其进行全面测试，并具有良好的功能。我们希望它达到100%。”

这不是唯一的挑战。在一个封装中，一些模具堆叠在一起，而其他模具则存放在其他地方。因此，您需要一种使用芯片间互连将一个芯片连接到另一个芯片的方法。如今的类似芯片的设计使用专有互连连接芯片，这限制了该技术的采用。QP Technologies母公司Promex总裁兼首席执行官理查德·奥特（RichardOtte）表示：“chiplet成为新IP的最大障碍是标准化，必须在chiplet之间建立标准/通用通信接口，这样才能在多个包装提供商之间实现。”

好消息是，一些组织正在为chiplet制定开放式芯片间互连标准，目前有几种相互竞争的技术，目前尚不清楚哪种技术会获胜，或者如何将它们结合起来ODSA正在准备一种称为线束（BoW）的芯片间互连技术。其他芯片到芯片技术包括高级接口总线（AIB）、CEI-112G-XSR和Open HBI。在最新的努力中，Intel、Samsung、TSMC和其他公司支持的一个新芯片联盟发布了UCIe，该规范涵盖了芯片间I/O物理层、芯片间协议和软件堆栈。

上述所有规范都定义了封装中chiplet之间的标准互连，但它们都是不同的。ASE的Cao表示：“UCIe和BoW都是开放规范，它们定义了封装中chiplet之间的互连，并实现了开放的chiplet生态系统，但它们与如何定义层和以不同方式优化应用程序不同。”。

事实证明，没有一种互连技术能够满足所有需求。工程师将选择满足给定应用要求的选项。JCET首席技术官Choon Lee表示：“不同标准之间存在重叠子集，因此，坚持一个标准可能没有什么意义，一般来说，chiplet的功能块是由设备制造商定义的，他们知道如何优化芯片之间的互连。”

chiplet堆叠/粘合选项

一旦定义了chiplet体系结构、KGD和互连，下一步就是确定将产品投入生产，是否像以前一样，封装或类似chiplet的设计可以在铸造厂、内存制造商或OSAT制造和组装。一些（但并非所有）铸造厂和内存制造商都有自己的内部封装组装业务，每个供应商都有不同的能力。每个公司都在开发一种或多种不同的方法，将不同的chiplet组装、堆叠和粘合在一起。先进的键合技术包括热压、激光辅助和铜混合键合，热压键合（TCB）和激光辅助键合（LAB）都利用了带有铜微泵的传统倒装芯片工艺。在此过程中，在芯片上形成铜凸点，然后使用倒装芯片键合器、LAB或TCB将器件键合到另一个结构上。相比之下，铜混合键合使用铜互连而不是传统的凸点来堆叠和连接芯片。传统的倒装芯片工艺用于制作多种封装类型。其中一种称为球栅阵列（BGA），用于多种芯片应用。为了制作BGA封装，该过程从在晶圆厂的晶圆上制造芯片开始。然后，在晶圆的一侧形成基于焊料的微小铜凸点，这些凸点由一根带有薄镍扩散屏障的铜柱和一个锡银焊料帽组成，铜凸块将一个模具连接到另一个模具或封装中的基板，这些突起在不同的结构之间提供了小而快速的电气连接，制作铜凸点是一个众所周知的过程。

图3 微泵工艺流程。资料来源：John Lau，Unimicron

一旦在晶圆上形成凸起，芯片就被切成丁。然后，该设备进行传统的倒装芯片工艺。首先，将模具放置在倒装芯片键合机中。通常，倒装芯片键合机用于以300μm到50μm的凹凸间距堆叠和键合模具。今天的凹凸间距可扩展到40µm及以下。（节距是指模具上相邻凸块之间的间距。）（K&S）首席技术官鲍勃·奇拉克（BobChylak）表示：“很多倒装芯片设备都不需要精确的定位。”倒装芯片粘合机将芯片取出，将锡球浸入助焊剂中，然后将其放置在PCB上，此过程重复数次。最后，在PCB上放置几个模具，有时称为模具基板。然后，它会经历大规模回流过程。Chylak说：“PCB经过回流炉，回流炉熔化焊料，然后使其固化。”在回流焊过程之后，PCB上的模具将经历一个清洁步骤，然后，系统在PCB上的每个凸模上注入模具化合物。中山大学研究员万春创在一篇论文中说：“（这会密封）所有组件，保护设备内部的模具和凸起。”然后，将较大的C4焊球植入基板PCB基板下方，最后，将PCB上的芯片切块，创建单个BGA封装，每个单元内都有芯片。

行业需要一种不同的解决方案，用于使用最先进的铜微泵的高级封装，涉及40μm螺距和更紧密的间距。但在这些球场上使用传统倒装芯片键合机是一个挑战，对于更细的间距，一些封装厂使用TCB在40μm到10μm的凹凸间距下进行芯片堆叠和键合应用，通常，TCB用于2.5D/3D封装的芯片堆叠和键合。

图4 2.5D/3D系统架构。铜微泵连接中介层和基模。资料来源：Rambus

在TCB工艺中，使用传统的凸点工艺在模具上形成微小的铜凸点，不过，在这种情况下，凹凸越小，音调越细。然后，与传统的倒装芯片键合机不同，封装厂使用TCB工具。K&S’Chylak说：“热压键合机没有加热整个电路板及其上的所有芯片，而是抓住芯片，像普通倒装芯片一样将其浸入焊剂中，然后将其放置在PCB上，焊接头上有一个加热器。它加热到焊料的熔点后，将芯片固定到位，然后它冷却下来，焊料凝固。”

同时在实验室工艺中，使用传统的凸点工艺在模具上形成微小的铜凸点，然后，将凸模和基板放置在实验室工具中，该系统利用激光产生的热量将模具对准并粘合到基板上，（实验室设备）具有红外激光源（980nm波长）和光学系统（均化器）这可以产生一束锐利且均匀的激光束，能够以极高的爬升速度选择性地加热目标区域。JCET的高级研发工程师瓦格诺·阿尔维斯·布拉甘卡在一篇论文中说：“实验室过程的加热机制是基于一种材料对光子能量的吸收，以及这种能量随后向原子的耗散。”其他人对这项工作作出了贡献。

在实验室系统中，键合过程在不到一秒钟的时间内发生，热应力很低。LAB比TCB快，但它需要特定供应商提供的专用设备。Amkor和JCET正在开发实验室，该技术自2019年左右开始生产。JCET的Lee说：“该实验室一直在生产高性能计算应用程序，在这些应用程序中，由于翘曲或残余应力导致的凹凸不湿或开裂可能是至关重要的。”OSAT希望将实验室的间距提高到10μm左右。Amkor高级封装开发和集成副总裁迈克尔·凯利（MichaelKelly）表示：“我们已经使用无铅铜凸点和激光辅助键合方法演示了低至10μm的间距，我们的产品在20μm间距领域获得了资格，这些都是晶片上的，大部分是专用传感器。”

混合键合

TCB和LAB都扩展到10μm的凹凸间距。除此之外，该行业还需要一种新的解决方案，即铜混合键合。这里的想法是使用细间距铜连接直接堆叠和连接模具，而不是传统的微型泵。铜混合键合并不新鲜。2005年，Ziptronix推出了一种称为低温直接键合互连（DBI）的技术，被认为是铜混合键合的第一种版本。2015年，索尼授权DBI，并为其CMOS图像传感器线实施该技术。其他图像传感器供应商也许可使用DBI。

对于CMOS图像传感器，供应商遵循晶圆到晶圆混合键合工艺流程。首先，在一个晶圆厂中加工两个不同的晶圆。第一块晶圆由多个处理器芯片组成，第二晶圆由多个像素阵列芯片组成，目标是将每个像素阵列芯片堆叠在每个处理器芯片的顶部。为此，将两个晶圆插入晶圆键合机，键合机对齐每个芯片，并使用两步键合工艺将其连接起来，首先，它形成介电-介电键，然后是金属-金属连接，最后，将晶圆上的芯片切成小片并封装，形成图像传感器。索尼和OmniVision使用Xperi的DBI工艺，分别以3.1μm和3.9μm间距生产CMOS图像传感器。现在，业界正在开发用于3D芯片和封装应用的铜混合键合。AMD、Graphcore和YMTC已经宣布了使用不同供应商提供的混合键合的产品。其他人正在研发封装中，混合键合用于晶圆到晶圆和芯片到晶圆的键合。在芯片到晶圆中，两个带芯片的晶圆在晶圆厂中加工，然后，将第一晶圆上的芯片切成小块，并使用混合键合将其键合到第二晶圆。

图5 Xperi的芯片到晶圆混合键合流程。来源：Xperi

芯片到晶圆为封装客户提供了更多的选择，但这是一个具有挑战性的过程。Xperi产品营销副总裁Abul Nuruzzaman表示：“CMOS图像传感器采用晶圆对晶圆混合键合形成，键合芯片具有相似的封装面积，两种晶圆都具有足够高的产量，并且具有成熟的硅供应链和工艺，在2.5D或3D高级封装中，有时需要一种芯片到晶圆的键合技术，它还需要KGD、不同的芯片尺寸以及来自不同技术节点或晶圆尺寸的芯片，切割、芯片处理和组装必须与混合键合工艺兼容，而混合键合工艺对该行业来说相对较新。”

除了Xperi，Imec、Intel、Leti、Micron、Samsung和TSMC也在开发铜混合键合工艺，所有铜混合键合工艺都相似。首先，在一个晶圆厂的两个晶圆上处理所需的芯片设计，然后，每个晶圆都在晶圆厂中进行一次大马士革工艺。为此，在晶圆的一侧沉积电介质材料。在这些材料上，为晶圆上的每个芯片刻制和蚀刻微小的过孔，然后将铜材料沉积在晶圆上。然后，化学机械抛光（CMP）工具抛光表面，剩下的是每个芯片的微小通孔中的铜金属化材料。裸露的铜过孔代表焊盘，晶圆的表面必须完好无损。因此，CMP后，使用计量工具检查表面拓扑是否存在缺陷。然后，将芯片切成小片放在一个晶圆上。使用晶片粘合机，将模具堆叠并粘合到第二个晶片上。然后将最终粘合的芯片切成小片。

这是一个具有挑战性的过程。在流动过程中，不需要的颗粒和缺陷可能会出现在模具上，颗粒会导致粘结垫中出现空隙，即使一个100nm的粒子落在焊盘上，也会导致数百次连接失败。

结论

迄今为止，只有少数供应商开发和制造了基于chiplet的设计，为了更广泛地采用这项技术，几个关键的部分已经到位，鉴于在高级节点开发芯片的成本不断上升，业界比以往任何时候都更需要这种chiplet模型。