北京
6月17日，台积电宣布，首次推出N2（2纳米）工艺技术，预计2025年量产。这也是台积电首次使用纳米片晶体管结构的工艺技术。业内人士表示，工艺技术节点越小，往往芯片性能越高。但极高的技术门槛和资金门槛让众多半导体企业望而却步。三星电子和英特尔是台积电最为有力的竞争者。
2纳米工艺技术展开全球竞争
在台积电2022年北美技术研讨会上，多项最新技术成果吸引全球目光。
先进逻辑技术方面，台积电首次推出2纳米工艺技术。N2技术（2纳米）在N3技术基础上有明显进步，在相同功率下速度可提高10%-15%，或在相同速度下功耗降低25%-30%。台积电N2技术采用纳米片晶体管架构，在性能和功率效率方面提供全节点改进，帮助客户实现下一代产品创新。
研讨会上，台积电表示，将在未来几年推出四种N3增强版工艺技术——N3E、N3P、N3S和N3X，旨在为超高性能应用提供改进的工艺窗口、更高的性能。
值得注意的是，台积电为计划今年晚些时候量产的N3技术加了一把火，在此次研讨会上推出独特的TSMC FINFLE技术，将其“三纳米家族”技术的效能、功率效率以及密度进一步提升。
另外，台积电表示，正在开发N6e技术。N6e建立在7纳米工艺技术基础上，将作为台积电超低功耗平台的一部分。
在全球2纳米工艺技术竞争中，台积电走在前列。
中国证券报记者近日从台积电方面获悉，其首个2纳米工厂计划于今年三季度动工，预计2024年试产，2025年量产。苹果有望成为台积电2纳米技术首家客户。
全球范围内有能力开发3纳米甚至2纳米工艺技术的芯片制造企业屈指可数。据了解，三星电子将跳过4纳米，由5纳米升至3纳米。2021年10月，三星电子宣布3纳米产品成功流片；预计2纳米产品于2025年量产。
在2022年投资者大会上，英特尔公布了最新工艺节点进度：Intel 4将采用极紫外光刻（EUV）技术，预计2022年下半年投产；Intel 3性能提升约18%，预计2023年下半年投产。
颠覆性技术在酝酿
多年来，半导体产业大体按照摩尔定律发展，但速度已有所放缓，且已逼近硅材料的物理极限。所谓摩尔定律，即集成电路上可容纳的晶体管数量每隔18-24个月就增加一倍，性能也提升一倍。
在此背景下，新材料、异构整合等成为提高芯片性能的突破方向，包括3D封装、碳纳米管芯片、量子芯片等。集邦咨询分析师乔安表示，晶体管架构的改变、新材料的应用以及封装技术的演进，均为芯片持续提高效能、降低功耗的关键因素。
近年来，随着集成电路制造工艺技术的不断发展，对端口密度、信号延迟及封装体积等提出了越来越高的要求。3D封装技术越来越受到重视，英特尔、台积电、三星电子等一线厂商积极布局，长电科技、通富微电、华天科技三大国内封测厂亦有技术平台。
后摩尔时代，技术创新变得更具挑战性。全球光刻机龙头企业ASML认为，下一代芯片设计将包括更多奇特的材料、新的封装技术和更复杂的3D设计。专家表示，尽管以碳化硅、氮化镓代表的第三代半导体材料具有高频、高效、高功率、耐高压、耐高温、抗辐射等特性，但无法取代主导逻辑芯片的硅基材料。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
