北京
华为常务董事、终端BG董事长余承东，在一场国际媒体圆桌会议上，被问到了AI、硬件与极紫外光刻（EUV）的问题。他的回答很直接：EUV当然是制造先进芯片的关键，中国目前正在研发这些设备，但现阶段国内仍然依靠深紫外光刻（DUV）。
这段话来自华为海外X账号发布的会议摘要，会议时间是9月29日。余承东与多家国际媒体记者交流的内容，围绕华为消费者业务和HarmonyOS生态展开，EUV只是其中一个问题，但信息量不小。
被限制的技术，怎么补
余承东提到了一个词：逻辑折叠（LogicFolding）。他的说法是，这是在获取某些技术受到限制的情况下，用来提升能力的一种方法。
这个思路并不只停留在芯片制造环节。他进一步解释，手机的主处理器需要先进制程，但手机中的许多其他部件并没有那么高的制程要求。华为的做法是采用系统工程的方法，持续优化整体性能，弥补无法获得更先进制程的不足。
换句话说，当单点制程被卡住时，华为选择在系统层面找空间。
韬定律和它的四个层级
这套思路在华为的产品上已经有了落地。10月1日的华为Mate 90系列及全场景新品发布会上，Mate 90系列正式发布，全系搭载韬定律芯片。
具体到型号：
- 旗舰τ芯片：麒麟9030（Mate 90）、麒麟9035（Mate 90 Pro）
- 逻辑折叠τ芯片：麒麟9050（Mate 90 Pro Max）、麒麟9050 Pro（Mate 90 Pro Max / RS非凡大师）
华为官方对韬定律的定义是：以“时间（τ）缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则。路径是通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度。
这套体系覆盖了四个层面。器件层面，优化晶体管和互连电阻及寄生电容，从物理底层缩微器件级时间常数τ；电路层面，通过逻辑折叠突破传统平面布局的物理边界，缩短关键路径走线长度，降低信号传播的电阻和电容负载；芯片层面，做“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制；系统层面，定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义。
四个层面指向同一个目标：降低时间常数τ。
一个时间点
华为给出了一个预期：到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
这个数字放在余承东谈EUV的语境里看，逻辑是连贯的——先进光刻设备还在研发，现阶段靠DUV，而韬定律要做的，是在这个约束条件下把晶体管密度继续往上推。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
