对海力士CPO路线的解读与思考

风险提示：本文所提到的观点仅代表个人的意见，所涉及标的不作推荐，据此买卖，风险自负。

作者：陆家嘴幽灵

来源：雪球

近期美股科技受债市刺激影响消退、通胀担忧重燃再次承压。近日，海力士联合全球顶尖科研院所，在《Nature Electronics》发表关于CPO技术路线的重磅论文。简单谈谈看法。

01

CPO为何必要？

海力士与合作伙伴发布的CPO路线图，提出利用光子中介层直接连接内存与处理器，并将内存器件、控制器、光子组件及封装作为单一系统协同设计。

这一路线图意味着CPO的应用边界不再局限于光引擎与交换ASIC共封装，光互联有望进一步延伸至HBM接口，成为突破带宽、功耗及互联距离限制的重要方案。

行业正经历光互联由scale-out向scale-up、再向芯片与内存侧渗透的技术升级。

为何海力士入局CPO？

当前AI基础设施面临的现实是：算力的增长速度，已经远远超过了数据传输速度。

论文中给了一个数据：近年来，AI计算芯片的吞吐量大约每两年就增长3倍，而同期的互连带宽仅仅增长了1.4倍。这两条渐行渐远的曲线之间，横亘着一堵几乎无法逾越的带宽墙。

这堵墙是由传统的铜互连砌成的。在短距离内（毫米到厘米级），铜线依然是经济高效的电信号传输介质；但随着AI集群从单机扩展到包含成千上万颗GPU的超算网络，信号在服务器之间、机架之间的长距离传输面临着巨大的阻力。

随着速率飙升，铜线的信号损耗、串扰和功耗呈指数级恶化。为了补偿这些损失，系统不得不加入越来越复杂的DSP、重定时器和均衡器，导致整个网络层的功耗失控。

这就造成了一个尴尬的局面：GPU算力再强，如果数据喂不进去、吐不出来，海量昂贵的算力只能处于闲置等待状态。

因此，光进铜退不仅仅是一个口号，而是AI算力集群想要继续向下扩展的出路。

02

海力士的CPO愿景

说到CPO，很容易联想到英伟达近期宣布量产的Spectrum-X Ethernet Photonics交换机。不过，海力士与英伟达在CPO上的发力点和战略诉求有着本质区别。

英伟达聚焦网络交换层的向后兼容：英伟达的CPO方案，核心是解决数据中心网络交换机的高功耗难题。它将传统硅光组件直接与交换ASIC共同封装在同一个基板上，省去了板卡上的长距离电气走线。

这本质上是一种网络基础设施升级。GPU的内部架构和内存绑定模式无需改变，英伟达通过CPO优化的是GPU节点之间、机架之间的横向网络互连效率。

海力士聚焦光学中心架构：相比之下，海力士在论文中提出的CPO路线，显得更具颠覆性。海力士的最终构想是将光互连直接推进到内存接口。这意味着，光链路将不再仅仅存在于交换机之间，而是要切入AI加速器和内存池之间。

在海力士描绘的“以光为中心（optics-centric）”架构中，低延迟的本地HBM可能依然紧贴GPU；但通过光子中介层和光纤，GPU可以连接到一个巨大的共享内存池中。多个AI加速器可以按需调用这些共享内存资源，而不再像现在这样，每颗GPU都被绑定在固定容量的HBM上。

03

海力士入局CPO的战略构想

在HBM收入利润爆发之际，为什么海力士要耗费巨资去研究光互连？

作为全球HBM巨头，海力士目前的繁荣高度绑定于GPU出货量（例如一块B200搭配8颗HBM3e）。但这种绑定模式的天花板也很明显：随着GPU周围封装面积的耗尽、电源供应与散热达到物理极限，单卡能够堆叠的HBM数量即将见顶。

海力士布局CPO，本质上是为了实现计算与存储的解耦。

一旦光互连打通了内存池与计算池，HBM或新型高带宽闪存（HBF）的部署量将不再受制于单一GPU封装空间的物理限制。AI系统可以根据模型训练或推理的不同需求，灵活配置存储资源。这不仅打破了出货量的天花板，更深远的意义在于：

海力士正试图将自身从一个标准组件供应商，升级为参与定义下一代AI系统架构的核心玩家。

也就是说，海力士不再仅仅专注于销售标准化内存芯片，而是与客户共同设计HBM芯片、控制器、高级封装技术以及系统级内存架构。

如果这一规划能够实现，海力士就能增强客户忠诚度，提升产品附加值，并提高其获得长期合同的能力。此外，这也有助于其更好应对未来内存解耦可能对HBM业务模式产生的潜在影响。

当然，从实验室走向规模量产，海力士的CPO路线需要解决五大难点：

极限能效：低于1pJ/bit的目标，要求调制器、光源、驱动电路等多环节同步突破；

热耦合管理：GPU本身就是高热流密度器件，光子器件对温度又极敏感。光引擎越靠近计算核心，散热设计与材料膨胀差异的挑战就呈指数级放大；

异构集成良率：从2D、2.5D向3D异构堆叠演进，不允许微凸点缺陷或光纤耦合误差，测试与良率控制成本极高；

协议与标准化：光链路需要接入现有的计算软件栈，一致性协议和内存地址管理如果各家自成体系，生态将寸步难行；

可维护性重构：传统可插拔光模块坏了可以直接拔换，而CPO路线下一旦损坏往往涉及整机返修，这对系统冗余设计提出了极高要求。

04

总结

首先要明确的是，论文中描绘的“3D异构光电堆叠”、“端到端延迟小于10纳秒”等指标，目前仍属于实验室和长远规划范畴。

业界普遍预计，这类深度的内存光互连技术真正走向规模化商用，可能要等到2030年之后。几点注意：

1. 可插拔光模块不会在短期内消亡：未来2-3年内1.6T/3.2T可插拔光模块依然是AI网络建设的主力。目前CPO在AI数据中心的渗透率仅约0.5%，距离大规模替代还有较长的窗口期。

2. HBM不会被消灭，而是走向分层存储：关于CPO会颠覆现有HBM格局的担忧是多余的。未来数据中心更有可能演变出一种精细化的分层存储架构：

对延迟要求最苛刻、访问最频繁的热数据，依然会驻留在紧贴GPU的HBM中；

而海量的、长上下文的模型中间态和冷数据，则会通过高速的光互连接口，进入共享的内存池、HBF或企业级大容量SSD中。

HBM与光互连内存池，是互补的生态，而非零和博弈。

3. 产业链价值重心：如果顺着CPO向核心计算系统渗透的逻辑推演，产业链的价值重心也会发生变化。传统面板插拔式光模块虽然在未来两三年内依然是AI网络的主流，但从长远来看会被CPO削弱。

价值重心将向上游转移——硅光子芯片、高性能连续波激光器、磷化铟衬底材料，以及支撑光电协同的2.5D/3D先进封装技术。这些具备高技术壁垒的核心节点，值得更多关注。

正如论文中提到：

The future of AI infrastructure is not just faster chips, but smarter architectures.

在算力竞赛进入深水区的当下，长期来看架构层面或许才是真正的护城河。