北京
芯片制造商正在从平面晶体管转向CFET等垂直结构，同时AI工作负载对带宽的巨大需求也在推动芯片间互连密度的提升。但无论技术怎么变，封装的基本目标始终没变——保护芯片免受损伤，并将芯片上微米级的键合焊盘连接到其他芯片以及电路板上毫米级的特征结构。
3D封装：密度高但散热难
目前，混合键合技术实现了芯片间最高的互连密度。所谓3D封装，就是利用混合键合将芯片垂直堆叠，在最小占地面积内实现最大电路密度。硅通孔（TSV）负责将信号传输到每颗芯片底部，以便连接到堆叠中的下一颗芯片或底层封装基板。
但3D封装要求组件芯片之间高度集成，铜凸起与焊盘的对准精度要求极高，同时也带来了严峻的测试和可靠性挑战。散热尤其困难——堆叠芯片的表面积增长慢于有源器件体积的增长。工作时热量会导致TSV膨胀，产生应力，甚至引发裂纹和分层。由于堆叠中每一层都包含有源器件，热流和信号路径会以难以预测的方式相互影响。
2.5D封装：更灵活的替代方案
相比之下，2.5D封装提供了更灵活的选择。芯片被放置在一个中介层上，由中介层将信号从每颗芯片的焊盘重新分配到其他芯片或封装基板。中介层是无源组件，包含布线和可能的电容、电阻，但没有晶体管或其他开关器件。它比有源电路更易于建模和制造，也规避了3D封装的部分可靠性问题。
理论上，2.5D封装中的组件芯片彼此独立。如果其中一颗芯片的焊盘布局改变，只需修改中介层设计，其他芯片设计不受影响。从概念上讲，中介层的功能类似于布线非常密集的电路板。
热机械失效：2.5D封装的头号可靠性挑战
然而，2.5D封装仍需解决散热和机械支撑等问题。一颗芯片的改动可能同时改变封装的热流和热机械行为。首尔大学的Hakjun Kim及其同事发现，热机械失效是2.5D封装最具挑战性的可靠性问题。由于不同材料的热膨胀系数（CTE）不同，制造过程中的温度变化和运行期间的电阻加热会导致材料以不同速率膨胀和收缩。
这种热膨胀失配会在封装内部产生应力，长期累积可能导致互连开裂、分层甚至电迁移失效。随着互连密度不断提高，电流密度也在增大，电迁移问题变得更加突出——金属原子在电子流作用下发生迁移，可能导致互连开路或短路。
深度学习模型：预测翘曲的新路径
应对这些挑战，中介层设计成为关键环节。设计者需要在材料选择、布线布局和热管理之间找到平衡点。新的深度学习模型可能为建模翘曲（warpage）提供一条新路径——通过训练神经网络来预测不同设计参数下的热机械行为，设计者可以在制造前就评估方案的可靠性风险，减少试错成本。
无论是3D还是2.5D封装，热膨胀和电迁移都是绕不开的难题。中介层设计的好坏，直接决定了封装能否在高密度互连下保持长期可靠。随着AI芯片对带宽的需求持续攀升，这一问题的紧迫性只会越来越强。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
