SiC MOSFET可靠性|DRB测试与其失效机理

来源：市场资讯

（来源：扬杰科技）

扬杰科技

www.21yangjie.com

SiC MOSFET可靠性

DRB测试与其失效机理

SiC MOSFET 已成为下一代高压、高温应用中的主流功率器件。凭借其高临界击穿电场、宽禁带和优异的热导率，SiC MOSFET 系统的效率得到了显著提升，这也对器件可靠性提出了更高的要求。由于SiC MOSFET工作于高频、高dV/dt的环境中，传统的静态可靠性测试难以完全模拟出其失效状况，为全面验证其可靠性，本文介绍了DRB测试，其通过施加动态反偏应力，能够更精准地揭示器件在瞬态电热应力下的隐性缺陷以及长期退化规律。

“引言

DRB测试实验电路：

动态偏压 (dynamic reverse bias, DRB ) 测试主要是通过高dVDS/dt 的作用，完成对器件内部电容的充放电，从而达到对SiC器件加速老化的目的。施加高频动态反偏应力，模拟实际关断状态下的漏极应力环境。

图一. 被动式 DRB 测试电路示意图[1]

图一展示了被动式DRB测试电路示意图，主要由左侧待测件DUT回路、右侧主功率回路和重伤辅助驱动回路三部分组成。在电路的右上角设置高压直流电源，正极接半桥上管漏极，负极系统共地；下管漏极接半桥中点、源极接地，中点作为 DUT 漏极接入端。上下两路辅助管的驱动结构对称，搭配正负双电源、PWM 发生器、驱动芯片与可调栅极电阻，改变电阻可以同步改变开关速度。左侧 DUT 漏极接半桥中点、源极接地，栅极配独立直流源，可切换器件通断状态。电路功率地与驱动负电源共地，统一信号电位。测试时 DUT 全程关断，上下辅助管交替导通，在 DUT 漏极源极生成快速电压跳变；改变辅助回路栅极电阻，能精准控制施加的dV/dt应力，该平台可用于SiC MOSFET开关损耗、dV/dt耐受度等动态性能标准化验证。

DRB测试失效模式：

一、栅氧击穿是 SiC MOSFET 的主要失效模式，栅氧层失效主要有三层递进表现：第一层表现是阈值电压正向漂移并伴随导通电阻升高、导通损耗增大，其根源在于动态反偏和高 dv/dt 共同作用于SiC/SiO₂界面，形成横向电场，电压的剧烈变化加剧了隧穿电流，电子被界面陷阱所捕获、氧化层内累积大量空穴，同时高 dv/dt 引起陷阱充电与界面态的生成；第二层表现是栅氧软击穿，表现为栅极漏电激增、器件性能永久衰减，由 SiC 边角电场高度集中诱发氧化层内部形成导电缺陷通道，循环应力持续累积氧空位与微裂纹所致；第三层表现是栅氧硬击穿，造成栅极短路失效，长期的应力使栅极积聚热量，加上SiC/SiO₂界面由于膨胀分层带来的热应力，最终使栅氧层出现击穿现象。如图二所示DRB测试后的失效品，失效点位于栅极焊盘的边缘，在栅氧层出现击穿现象。

（a）

（b）

图二.DRB测试后(a)EMMI分析图像和(b)FIB分析图像

二、体二极管退化是SiC MOSFET 的次要失效模式，体二极管主要存在两类退化问题：第一种是双极型退化，其表现为体二极管的正向压降上升、反向漏电增大，高 dv/dt 动态反偏会向漂移区注入大量空穴，会阻碍载流子传输、造成大量复合损耗；第二种是瞬时雪崩失效，当开关关断时高dv/dt会与回路寄生电感耦合从而引发电压尖峰，使实际反向电压超出SIC MOS的额定耐压，漂移区出现局部雪崩倍增效应，大量载流子冲击外延层固有缺陷，最终使SiC MOSFET失效。

应对策略：

产品设计端：首先为有效避免器件内部出现栅氧层击穿可以采取主结进行P+注入方案，减小主结电阻，降低内部电场强度；其次可以考虑增加ILD层厚度，因为在DRB过程中MOS栅极与漏极之间存在较高的电场，若ILD存在厚度薄弱、不均一等问题，极有可能导致ILD长期开关过程中出现开裂，进而导致IGSS 超上限，所以增加ILD层厚度可以有效减少此类问题。

图三.器件纵向截面示意图

工艺制造端：在芯片工艺制造端优化栅氧层的生长质量，主要是为了抑制栅氧陷阱电荷累积、阈值电压 Vth 漂移，避免器件由栅氧层击穿引起的失效。

器件封装端：在固晶工序采用银浆固晶来降低热阻、避免芯片局部高温；在焊线工序采用引线跳打分散瞬态电流，降低发热与电场集中；在塑封工序中应选用低杂质低应力塑封料，避免边缘电荷堆积畸变电场；三道工序协同作用下可以有效降低失效风险。

图四.动态反偏测试后参数漂移对比

目前，我们已通过各种改善对扬杰SiC MOSFET系列产品实现了优化，已顺利完成动态可靠性 DRB专项验证测试。在严苛的动态雪崩应力条件下，器件可稳定承受反复冲击，器件阈值漂移、导通电阻退化及漏电流增幅均控制在较低水平。对标行业同规格竞品，扬杰产品具备更优的动态雪崩耐受能力，且抗浪涌冲击鲁棒性突出，有效降低实际工况下的失效风险。

结语：

本文围绕SiC MOSFET在动态反偏应力下的可靠性问题，系统阐述了DRB测试的试验原理、失效机理及应对策略。研究表明，DRB测试通过施加高频高dV/dt应力，能够发现现场应用中难以察觉的缺陷，其失效主要体现为栅氧层的渐进式击穿与体二极管的性能退化，二者均与瞬态电场集中、位移电流轰击及热-力耦合效应密切相关。针对上述失效机制，从产品设计、工艺制造到封装集成三个层面分别提出了应对措施。综合而言，DRB测试不仅为评估SiC MOSFET的动态耐受能力提供了有效手段，也为器件结构优化与工艺改进指明了方向。

多年来，扬杰科技一直在进行超越标准质量认证方法的试验，以期为最终应用确立可靠的安全运行极限，充分适配新能源电源、车载变流器等高可靠性应用场景，展现出优异的动态可靠性竞争力。

本文仅作技术交流分享，不构成任何专业建议。文章内容仅供参考，使用后果自负。

参考文献

[1]Kong L, Tang J, Cao J, et al. DV/dt-Induced degradation and failure mechanisms in 1200 V SiC MOSFETs under dynamic reverse bias stress[J]. Materials Science in Semiconductor Processing, 2026, 206: 110406.

Wang P, Chen Y, Long Y, et al. Failure Behavioral Process and Mechanism of SiC MOSFETs under Dynamic Reverse Bias[J]. IEEE Transactions on Power Electronics, 2026.

Sun B, Lei G, Zhang J. Over dV/dt robustness of switching behavior of SiC MOSFET and a novel main junction region design[J]. IEEE Transactions on Electron Devices, 2024, 71(5): 3109-3115.

M. Yu, Y. Shen, H. Ma, Q. Zhang, Experiment and analysis of termination robustness design for 1200 V 4H-SiC MOSFET, Nanomaterials 15 (11) (2025) 805.

P. Moens, M. Domeij, J.F. Cano, L. De Schepper, S. Verleye, F. Allerstam, Aunique failure mode of SiC MOSFETs under accelerated HTRB, Solid State Phenom. 361 (2024) 39–45.