分析丨存储巨头均放弃垂直整合CXL，究竟在防什么？

·聚焦:人工智能、芯片等行业

欢迎各位客官关注、转发

前言：

大量DRAM插在槽位上，像酒店里常年亮着灯、房间却无人入住。

CXL原本要为这些房间装上一扇共享门，如今三星、SK海力士和镁光却相继收起自研控制器。

它们担心的，恰是这扇门真的被推开。

作者| 方文三

图片来源 | 网络

CXL替客户省下的每一GB，都是内存厂少卖的每一GB

近日，韩国媒体ZDNet Korea放出消息，三星电子、SK海力士、美光科技相继叫停或大幅缩减CXL控制器自研项目。

三家合计掌握全球九成以上DRAM产能的公司，在同一周向同一个路口踩下刹车。

这不像技术认输，更像一场心照不宣的集体防御。

要看懂这次撤退，得先看清CXL这门生意的出身。

CXL的全称是Compute Express Link，一种跑在PCIe物理层之上的开放互连协议。

它允许CPU、GPU与内存设备跨越机箱边界直接对话，把原本焊死在单台服务器里的内存，变成可以池化、可以按需切片的共享资源。

一台内存利用率只有40%的服务器，接上CXL扩展设备之后，闲置的那60%可以借给隔壁机架使用。

这套技术的经济学异常清晰，ABI Research在报告中测算过，CXL内存扩展方案能把每GB内存的拥有成本拉低约52%，平均下来客户可以节省55%的内存开支。

问题恰恰藏在这个数字里，内存厂的生意本质上是卖容量，收入等于出货量乘以单价，行业管这个叫卖bit。

而CXL的核心价值主张，是帮助客户用更少的内存干更多的活。

客户每省下1GB，原厂就少卖1GB。

存储巨头最初的算盘是把自研控制器和自家DRAM焊在同一块电路板上，做成一体化CXL内存模组整套出售，三星甚至给它起好了名字，CMM。

算盘打得响，前提是一体化模组的溢价能覆盖容量流失的损失。

市场没有给这个前提面子，更微妙的是时机。

2025年下半年以来，DRAM进入近年罕见的涨价通道，HBM持续挤占先进制程产能，服务器内存条供应吃紧，原厂握着定价权坐在卖方市场的牌桌上。

在这样的年份里，投入重金推广一件帮买家省货的工具，商业逻辑上是拧着的。

自研CXL控制器这件事，从一开始就带着自我蚕食的基因，区别只在于巨头们什么时候愿意承认。

客户想买可拆的积木，存储厂曾想卖一座城堡

CXL内存的早期想象很诱人，存储厂商可以把自研控制器、自家DRAM、固件和模组封装成完整产品，卖出远高于普通DIMM的价格。

控制器负责连接CPU与扩展内存，DRAM提供容量，软件完成分层和调度。技术链条被收进一家公司，产品定义权、认证权和利润也随之被收进来。

对存储厂商而言，这是一座漂亮的城堡。

云厂商想要的却是积木，谷歌和Meta在CXL联盟公开的超大规模内存方案中，将内存成本估算为平台成本的约50%。

它们希望CXL扩展设备支持可维护的模块化设计，继续使用现有DIMM供应链，甚至重新利用DDR4库存与退役服务器中的内存条。

其公开架构允许1颗CXL缓冲芯片连接12根DIMM，并加入压缩和缓存功能。

这套需求背后没有浪漫，只有云厂商对成本结构近乎冷酷的解剖。

控制器与DIMM分开采购，内存条便可以来自不同供应商，也可以跨代复用。

某根DIMM损坏时，客户更换的是标准部件，无须报废整块昂贵的专有扩展卡。

控制器可以根据工作负载单独升级，DRAM也能随着价格周期更换品牌和规格。

存储厂商希望用CXL提高单机价值，云厂商则要用CXL降低每1GB的有效成本。

这两种愿望都合理，却天然存在摩擦。前者偏爱高度集成和产品溢价，后者追求解耦、替换和多源供应。

CXL作为开放互连标准，本身就强调处理器、内存和加速器之间的资源共享，以及更低的系统总成本。

客户越认真地执行这套原则，专有控制器与专有模组捆绑销售的空间便越狭窄。

存储厂商最终发现，自己精心修建的城堡，客户只愿意按砖头计价。

5.8亿美元的池塘，养不活三条鲸

Yole Group的预测把CXL蛋糕的切法摆得很明白，到2028年，CXL内存扩展市场规模预计达到约150亿美元，

其中CXL DRAM占125亿美元，CXL交换机占7.41亿美元，而控制器只有5.83亿美元，在这块蛋糕里的占比不到4%。

对照一下三家的体量，存储业务年营收以数百亿美元计的三巨头，就算把控制器市场整个吞下，得到的也只是财报小数点后面的噪声。

而争夺这5.83亿美元需要付出什么，一支完整的逻辑芯片设计团队，一套面向客户的软件栈和固件支持体系，还有年复一年的流片费用。

投入产出比摆在那里，任何一位事业部总经理都签不下这个字。

更尴尬的是，仗还没正式开打，阵地其实已经丢了。

澜起科技在2022年5月就发布了全球首款CXL内存扩展控制器芯片MXC，2023年8月成为全球第一家进入CXL联盟合规供应商清单的厂商。

一个极具象征意义的细节是，三星2023年5月推出的首款支持CXL 2.0的128GB内存模组，用的正是澜起的MXC芯片。

到2025年1月CXL 2.0合规名单更新，三星和SK海力士的送测产品再次双双搭载澜起方案。

市场估算澜起在CXL内存扩展控制器领域的份额已经达到约92%，太平洋对岸的Astera Labs则凭借Leo系列控制器和PCIe Retimer牢牢卡住北美云厂商的供应链。

Astera Labs预测，CXL内存控制器市场会从2023年的2.65亿美元，一路涨到2027年的44亿美元，相当于四年翻了16倍。

这个增长速度，养活一家fabless公司绰绰有余，可要想喂饱存储器行业那头「大鲸鱼」，还差得远。

那些行业巨头如果还硬留在牌桌上，赢的机会不大，押注的成本又高，迟早都得退场走人。

海力士转身的方向里，藏着真正的答案

这三家退出自研的做法不太一样，不同的做法背后，各有各的算盘。

美光最干脆，直接把CXL控制器研发部门给关了，产品目录里也换成了PrimeMass的CXL 3.0控制器方案。

PrimeMass这家新兴的fabless公司，2025年年中才开始提供样品，结果一夜之间就得到了行业巨头的支持。

SK海力士的做法最彻底，正式通知合作伙伴终止自研项目，把整个团队整建制调往PIM存内计算方向。

三星最暧昧，自研控制器从商业化路线图中移除，却保留了前沿研究课题，团队转头琢磨LPDDR与CXL的结合，一个短期内看不到商用曙光的领域。

三个动作指向同一条逻辑，研发资源必须流向能让bit更值钱的地方。

HBM把DRAM卖出了逻辑芯片的价格，堆叠层数和良率决定利润厚度。

PIM试图在内存颗粒内部塞进计算能力，改写存与算的边界。这些战场的胜负手都在晶圆厂里，在资本开支、制程工艺和良率曲线上，那是存储巨头经营了几十年的城墙。

CXL控制器的竞争逻辑完全不同，它的护城河在协议实现、生态兼容和软件协同，是fabless的游戏规则。

巨头跨界去打这场仗，等于用自己的短板碰别人的长板。

时机也算得精，CXL 3.x的大规模放量已经推迟到2027至2028年，生态成熟尚需时日，此刻抽身的沉没成本最低，过两年再退，研发团队、客户关系和产品承诺都会变成甩不掉的包袱。

趁窗口期把控制器交还给专业选手，自己退回最擅长的位置，守着DRAM颗粒和模组形态等市场放量，CXL DRAM那125亿美元的盘子照样一分不少地落在自己碗里。

结尾：

内存业过去依靠稀缺、代际升级和服务器超配赚钱。CXL把另一套秩序带进机房，容量按冷热流动，旧内存重新上岗，每1GB都被反复盘问。

巨头收起自研控制器，只是把手从门锁上移开。真正的胜负，将落在谁能决定这扇门何时打开，为谁打开，以及门后的每1GB该卖多少钱。

部分资料参考：半导体行业观察：《存储三巨头放弃CXL自研主控，产业分工格局彻底重塑》，芯东西：《CXL内存池化落地遇阻，存储巨头为何主动收缩垂直布局》，DeepTech深科技：《拆解CXL产业变局：存储大厂弃自研背后的商业博弈》

本公众号所刊发稿件及图片来源于网络，仅用于交流使用，如有侵权请联系回复，我们收到信息后会在24小时内处理。

请务必注明：

「姓名 + 公司 + 合作需求」