华人EDA大牛潘志刚官宣创业，要用AI重做芯片后端设计

2026 年 2 月，潘志刚（David Z. Pan）向 DeepTech 透露，他正在将一套 AI 电路推理方法扩展到版图设计，但“细节暂不便公开”。5 个月后，这位德州大学奥斯汀分校教授宣布担任 DeepWeave 联合创始人兼 CTO。监管文件显示，DeepWeave 已出售约 621 万美元股权；公司在 6 月发布首款产品 Loom，7 月又宣布与晶圆代工厂 GlobalFoundries 展开评估合作。一个延续近 30 年的研究问题，开始接受商业市场的检验。

今年 2 月，潘志刚团队与英伟达、乔治·华盛顿大学的研究人员发布了 HeaRT，一套用于模拟及混合信号电路设计的 AI 推理框架。当时，他向 DeepTech 描述了一个仍在推进的方向：“将 HeaRT 的层次化电路推理能力扩展到版图设计领域。”更长期的目标，则是构建一个从规格到可流片 GDSII 的端到端模拟及混合信号设计系统。

图丨相关贴文（来源：Linkedin）

这段话如今读来，像是潘志刚创业方向的一次提前显影。不过，HeaRT 与 DeepWeave 的首款产品 Loom 面向不同环节，目前也没有公开证据显示 Loom 直接采用了 HeaRT。二者更明确的联系，是一套逐渐成形的研究思路：让 AI 理解电路和芯片设计的层次与约束，在修改局部时尽量保留已经验证过的结构和设计意图，而不只是替工程师更快地完成一个孤立任务。

这条思路正与潘志刚过去 30 年的研究经历相连。潘志刚本科毕业于北京大学物理系，随后在加州大学洛杉矶分校取得计算机科学博士学位。2000 年至 2003 年，他在 IBM T. J. Watson 研究中心工作，此后进入德州大学奥斯汀分校任教，目前是该校 Silicon Labs 讲席教授。

他的长期研究方向包括芯片物理设计、可制造性设计、AI 与集成电路协同优化。其个人履历显示，他曾在 2021 年至 2024 年兼职担任 Google X 顾问及杰出工程师，已经发表超过 500 篇论文，并当选 ACM、IEEE 和 SPIE Fellow。

三十年的研究与教学经历，也让潘志刚在华人 EDA 学术圈形成了一条颇有影响力的人才谱系。他已经培养了超过 50 名博士及博士后，其中，余备现为香港中文大学教授、工程学院助理院长，并入选 DAC “Under-40 Innovator”；林亦波和李萌任教于北京大学；朱可人回国加入复旦大学，并于 2025 年入选《麻省理工科技评论》“35 岁以下科技创新 35 人”亚太区名单。另一些学生则进入 Meta、Google X、英伟达和 Oracle 等公司，继续从事 AI、芯片设计和 EDA 研究。

在此次创业宣言中，潘志刚将自己长期面对的问题概括为：芯片设计和制造为什么没有更好地协同优化？

过去数十年，半导体行业试图通过“可制造性设计”和“制造感知设计”弥合两者的距离。潘志刚认为，最终形成的是长达约 2,000 页的设计规则，以及一套核心结构并未发生根本变化的物理设计流程。制造约束被写进规则手册，设计和制造仍然分处流程两端。

这种分工在摩尔定律高速推进时尚能运转。晶体管缩小会自然带来性能、功耗和面积收益，设计工具的主要任务是保证芯片按时完成布局、布线与签核。当制程微缩带来的收益下降，每一代芯片需要从设计环节挤出更多空间，规则数量与需要同时权衡的变量也随之增长。

DeepWeave 选择在这里切入。公司将 Loom 定义为一套面向芯片后端设计的 AI 平台，同时优化功耗、性能、面积和良率。按照 DeepWeave 的说法，Loom 可以接入芯片团队已有的超大规模集成电路设计流程，无需更换工艺设计套件（PDK），也不打断原有签核体系，并可用于先进及成熟制程节点。

这是一个充分考虑产业现实的产品定位。芯片公司很少愿意为一套初创公司的软件更换核心工具链。设计数据、工艺模型和签核标准高度敏感，任何新增工具都要证明，它带来的收益大于迁移成本和流片风险。

与潘志刚共同创办 DeepWeave 的，是公司 CEO Unni Narayanan。Narayanan 于 1998 年获得伊利诺伊大学厄巴纳—香槟分校计算机科学博士学位，导师是 EDA 学者刘炯朗。他早年进入英特尔，参与开发该公司首套原理图级功耗估算工具 ASPEN，后来先后参与创办 3 家公司。其中，物联网和可穿戴设备平台 Mind Pirate 于 2014 年被惠普收购。

此后，Narayanan 加入 Google，曾负责 Google 移动搜索应用的产品和工程团队，以及面向音箱、显示器、电视和家庭自动化设备的 Google Assistant 工程团队。

两位创始人的经历形成互补：潘志刚提供长期积累的 EDA 研究、人才网络和半导体行业经验，Narayanan 则带来大规模软件产品与连续创业经历。

DeepWeave 在 3 月宣布获得种子前投资，由 Root Ventures 领投，SciFi Ventures、10One10、A&E Investments、Homebrew 和 Growth Enjin Partners 等机构参与。美国证券监管备案数据显示，公司计划出售约 640 万美元股权，截至申报时已经出售约 621 万美元，共涉及 19 名投资人。

公司的顾问名单也带有浓厚的 EDA 色彩，包括 UCLA 教授、EDA 创业者丛京生，以及曾联合创办 Magma Design Automation 的 Rajeev Madhavan。Magma 曾是全球主要 EDA 公司之一，后被 Synopsys 收购。

但 DeepWeave 面对的竞争不会轻松。AI 进入芯片设计已有多年历史，芯片设计软件巨头也早已把它用于功耗、性能和面积优化。

Synopsys 在 2020 年推出 DSO.ai，使用强化学习搜索芯片设计空间，同时优化逻辑和物理设计。Cadence 于 2021 年推出 Cerebrus，当前产品已经覆盖从 RTL 到 GDS 的全流程优化；Cadence 称，Cerebrus 已被用于超过 1,000 个生产设计。

Google DeepMind 的 AlphaChip 则将芯片宏单元布局转化为强化学习问题。Google 称，这套方法已经用于最近 3 代 TPU，并被扩展到 Axion CPU 等芯片。

“AI 设计芯片”因而不足以构成 DeepWeave 的差异。公司需要回答的是，AI 在设计流程的哪个位置发挥作用，又能否得到现有工具无法达到的芯片结果。

DeepWeave 给出的答案是扩大优化范围。公司认为，现有 AI EDA 工具仍然以单一环节或既有设计流程为中心，更多是在搜索工具参数和设计配方。Loom 试图把后端设计与制造约束放进同一个问题，联合考虑功耗、性能、面积与良率。

这仍是一项等待验证的产品主张。DeepWeave 尚未公开 Loom 的核心算法、训练数据和独立测试结果，也没有披露早期客户获得的具体改善幅度。外界目前难以判断，所谓“整体推理”与已有设计空间优化产品存在多大技术差异。

GlobalFoundries 提供了第一块接近真实生产环境的试金石。7 月 14 日，DeepWeave 宣布与 GlobalFoundries 合作，在多个工艺节点和设计类型上评估 Loom。GlobalFoundries 可扩展解决方案高级总监 Haritez Narisetty 表示，双方正在评估新的优化技术能否帮助设计者从现有工艺平台中获得更多价值，同时保留已经验证的工作流程。

“评估”仍不同于大规模采用。双方没有公布合作涉及的客户、芯片项目、测试结果以及商业合同。对一家刚刚走出隐身状态的公司而言，能够进入晶圆厂的技术与设计使能流程已经是一张难得的入场券；能否由此产生稳定、可重复的流片结果，则是另一道门槛。

EDA 软件最终必须对物理世界负责。一段互联网软件代码出现问题，可以继续更新版本；一颗芯片设计失误，可能意味着数月时间和数千万美元成本。工程师不会仅凭一次演示，把关键设计数据和签核流程交给一套新工具。

Loom 需要在不同芯片、不同工艺节点和不同 EDA 环境中重复获得收益，还要控制额外的计算成本。它同时面对一个产品上的矛盾：DeepWeave 希望突破传统流程分阶段优化的局限，又承诺不改变客户现有的工具链和签核方式。前者要求进入设计流程深处，后者要求尽量降低存在感。

潘志刚研究了近 30 年的“设计与制造协同”，如今有了资本、产品和晶圆厂合作方。学术论文里的准确率与收敛速度，也将被换成更严苛的商业指标：客户是否愿意使用、优化结果能否复现、芯片能否按计划流片。

参考资料：

1.https://www.deepweave.ai/#story

2.https://www.linkedin.com/posts/davidzpan_semiconductors-eda-chipdesign-activity-7486134102480347137-dyTZ

运营/排版：何晨龙

注：封面/首图由 AI 辅助生成