北京
做芯片设计的都知道那个瓶颈：全晶体管级或物理仿真——不管是模拟电路、电磁还是热仿真——跑一轮可能就是几周甚至几个月。设计复杂了，每个模块里的每个管子都仿一遍，这事很快就走不通了。
所以建立精准的行为模型才这么要命。一个好的行为模型能捕捉模块的输入输出特性，不用扛着所有内部物理细节。它给设计团队一条实用的路：多跑几轮迭代，多探索取舍空间，把昂贵的金标仿真留给那些真正需要全保真度的检查点。
但做过的都明白那个坎——手工搭建一个高质量行为模型，相当磨人。
模拟/混合信号模块，比如PLL、ADC、DAC、LDO，是出了名的难建模。一个PLL在不同抖动特性、电源条件、温度角、锁定状态下表现各异。ADC在输入范围、噪声条件、工艺偏差下可能展现非线性行为。LDO在瞬态负载变化、压差条件或稳定性约束下，行为也不一样。
这部分需要工程判断。哪些行为必须保留？哪些可以抽象掉？在当前用途下哪些工艺角是关键？跟金标仿真的偏差允许多大？还得向别人证明——这个模型用来做系统集成到底够不够格。
这正是AI智能体可以帮忙的地方。接下来要讲的，就是用智能体的方法快速产出高保真行为模型。整个流程分六步：划定范围、生成参考数据、产出模型、对照金标验证、迭代精炼、部署使用。下面分别拆解，看清楚AI在哪几步最省时间。
一切从明确模型用途和验收标准开始。跑仿真之前，有四件事必须定死。第一，模型代表什么——是PLL、ADC、DAC、LDO还是别的模拟/混合信号组件，以及这次建模到底覆盖哪部分行为。第二，接口定义，包括输入输出端口、信号类型、时序假设、控制信号，以及模型要支持的运行模式。第三，精度要求，模型在PVT工艺角、启动行为、复位条件和关键工作区上要与金标结果多接近，哪些偏差在当前用途下能接受。第四，使用上下文，模型最终要跑在Verilog-A、SystemVerilog、C++ DPI还是某种专有格式里，这决定了生成方式以及必须满足的约束条件。
模型的学习材料来自金标仿真器生成的数据。具体做法是先设计一个激励扫描方案，覆盖电源电压、温度以及快、慢、典型等工艺角这些运行条件。之后扫描结果形成参考数据集，供AI学习目标模块在不同工作状态下的行为特征，而不是学习内部电路结构。
有了数据，下一步是让AI产出行为模型。智能体在这里的角色不是拍脑袋做工程决策，而是把工程师从最繁琐的那部分劳动里解放出来——根据参考数据持续调整模型参数、反复跑回归测试、比对金标结果找偏差。整个过程中人的判断不可替代：哪些抽象是可接受的、异常的偏差要不要追查、最终的模型签名放行。AI负责快跑迭代，人负责关键决策。
验证环节更直接。AI驱动的那套验证流程能自动撒网——在不同工艺角、输入激励和工作模式下并行跑金标仿真与模型仿真，逐一比对数模转换精度、锁相时间、负载调整率这些关键指标，然后把偏差清单端到工程师面前。人只需要判断哪些项目需要回头修，哪些偏差在当前应用场景下可以签字放行。
精炼迭代同样是AI流水线的一环。工程师调整完范围或精度指标后，AI重新拉参考数据、更新模型参数、再跑一遍验证套件。几轮下来，模型逼近效果通常远超纯手工反复试错的速度，同时保留完整的仿真记录供后续审查。
部署环节AI的价值在于适配。同一模块可能在不同项目里需要用Verilog-A、SystemVerilog或C++模型，格式转换、接口适配和基础功能自测可以让AI来处理。工程师重点核查跨语言的精度一致性和约束条件是否满足，不用从零写三套不同格式的模型文件。
这一切的前提，仍然是工程师要定义清楚——这个模型是为哪一级的系统验证服务的、可接受的误差边界在哪、哪个工艺角的偏差绝对不能让步。AI能把六步里最重复、最耗时的部分压缩到可控，但拍板的权限始终在人手里。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
