【论文分享】极端芯片减薄的热代价：3DIC 热点温升可增加 8 倍

作者：Samson Melamed, Naoya Watanabe, Shunsuke Nemoto, Haruo Shimamoto, Katsuya Kikuchi, Masahiro Aoyagi

单位：National Institute of Advanced Industrial Science and Technology (AIST), Tsukuba, Japan

期刊：Microelectronics Reliability 79 (2017) 380-386

DOI：10.1016/j.microrel.2017.05.030

研究概述

这篇论文讨论 3D 集成电路中一个很直接但容易被低估的问题：为了缩小 TSV 尺寸并降低垂直互连开销，顶层芯片往往需要被大幅减薄；但硅本身是很好的横向导热通道，一旦硅衬底被减薄，热点产生的热量就更难先在芯片平面内扩散，再穿过下方低导热材料到达散热器。作者通过实测和热仿真结合，研究了双层 bump-bonded 3D 堆叠结构中片上加热器的归一化温升随顶层硅厚度变化的规律。

图1.该图比较了真实两层 bump-bonded 堆叠结构与作者采用的简化热测试结构: 图(a)中顶层芯片通过 underfill 和 bump joints 与下层连接；图(b)中作者用 die attach film 替代 underfill/bump 层，并在下方加入低导热石英衬底，以复现类似 3D 堆叠中较差的横向散热环境。

在未减薄芯片中，厚硅衬底可以作为低热阻的横向扩散层，把局部热点的热量先摊开，再通过下方结构传到散热器。芯片被减薄后，沿顶层硅横向流动的截面积变小，横向热阻随之增加；如果下方 underfill、bump joint 或 die attach film 的热导率又远低于硅，热量就很难立即向下扩散，最终表现为更高的局部热点温升。

图2说明：该图展示了 2 mm x 2 mm 加热器测试芯片的显微照片，并在插图中标出了加热器与温度传感器的位置。中心区域是 100 um x 100 um 的电阻加热器，由五条 4 um x 100 um 的 n+ 扩散电阻并联组成；加热器附近布置了四个二极管，用于测量离热点不同距离处的温度。

核心发现

测量与仿真吻合良好：当顶层硅厚度为 725 um、200 um、100 um 和 50 um 时，加热器归一化温升的仿真误差最大约 7.4%；即使在 20 um 极薄条件下，误差也约为 13.2%，仍能用于趋势判断。结果显示，随着顶层硅从未减薄的 725 um 逐步降到 50 um 以下，热点归一化温升开始快速上升；当厚度降到 10 um 时，最坏情况温升约为未减薄时的 8.03 倍，最好情况也达到 6.17 倍。

图 3. 该图比较了不同顶层硅厚度下，加热器与四个二极管位置处的归一化温升。散点为实测值，虚线为仿真值，横坐标对应从加热器中心向外经过四个二极管的路径。图中可以看到，硅越薄，热点中心及其附近的温升越高，温度梯度也越明显。

图4. 该图给出了加热器归一化温升随顶层硅厚度变化的仿真结果，并比较了石英底层最坏情况和硅底层最好情况。50 um 以下，温升随厚度减小急剧增加；10 um 时，石英底层约为 415.4 K/W，硅底层约为 300.1 K/W。

工程意义

这项研究提醒我们，3DIC 中 die thinning 不是单纯的工艺尺寸优化。更薄的顶层硅确实有利于插入更小的 TSV，可能带来更短互连和更低功耗；但它同时会削弱顶层硅的横向热扩散能力，使热点更容易形成高温尖峰。对于依赖 bump-bonding、underfill 或低导热键合层的堆叠系统，这个问题尤其突出，因为热点下方的低导热层会阻碍热量快速向下扩散。

总结与展望

论文最终给出的判断很清晰：极端芯片减薄会显著提高 3D 堆叠系统中热点到散热器之间的等效热阻，并可能直接影响电路可靠性、时序闭合和长期寿命。虽然具体倍数会随材料、热点尺寸、TSV/bump 布局和散热边界条件变化，但从 725 um 减薄到 10 um 所带来的 6 到 8 倍级温升增加，足以说明热设计必须在 3DIC 早期架构阶段就被纳入，而不能只在封装后期补救。

为了方便各位查找过去的推文，特将本公众号的部分历史消息进行了汇总:

微纳尺度传热

微信号 : gh_d8153fc04845