面试必问：电源电路经典考题，附详细答题思路

电源电路的面试题，十场面试至少出现八次。但很多人准备的时候只顾背参数、记公式，被追问两句就露馅了。其实面试官出这些题，每个背后都有明确的考察意图——不是考你记住了什么，而是考你能不能做出合理的工程判断。今天换个角度，从面试官的视角拆解这几道经典考题，看看他们到底在考你什么。

一、LDO与DC-DC选型：考的是工程决策能力

1、面试官在考什么

这道题面试官不是让你把LDO和DC-DC的参数列表背一遍，而是看你能不能在具体场景下做出合理选型。硬件设计的本质就是做权衡，选电源方案是最典型的权衡场景之一。面试官想看你是否具备这种工程决策能力——给出条件，你能给出方案，并且讲清为什么。

2、典型错误回答

最差的回答是简单粗暴地给结论："小电流用LDO，大电流用DC-DC。"这话没错，但没信息量，跟没说一样。稍微好一点的会提到LDO噪声低、DC-DC效率高，但一追问具体场景就卡住了——比如5V转3.3V、500mA负载，选哪个？这时候很多人就开始犹豫了。

3、正确答题思路

按我的经验，好的回答应该围绕三个维度做判断：压差、电流、噪声容忍度。5V转3.3V压差1.7V，500mA负载，LDO的功耗是0.85W，效率65%——这个热耗能不能接受？如果板子空间小、散热条件差，就得考虑DC-DC。反过来，如果给ADC的基准供电，噪声容忍度极低，那就算效率牺牲也得用LDO。

再进一步，面试官会期待你主动提组合方案——DC-DC先降压到比目标高200mV，LDO再稳到目标电压，既保证了效率又控制了噪声。能主动说出这个方案，说明你不只会选单个器件，还会做系统级设计。

二、LDO电容选型：考的是稳定性理解深度

1、面试官在考什么

问LDO外围电容怎么选，面试官考的是你对负反馈系统稳定性的理解。LDO不是给个电容就能工作的，输出电容的ESR直接影响环路极零点分布，选错了LDO会震荡。这道题能筛掉只看数据手册参数、不理解原理的人。

2、典型错误回答

"输出放个1μF陶瓷电容就行了"——这是最常见的回答，也是最容易被追问的。面试官一定会接着问：为什么是1μF？ESR呢？陶瓷电容ESR很低，有些老款LDO要求ESR在特定范围内才能稳定，零ESR反而可能出问题。如果你答不上来ESR和稳定性的关系，这道题就算没过。

3、正确答题思路

回答的关键是从稳定性曲线出发。每个LDO数据手册都有ESR-容值的稳定区域图，你要先说清这个图怎么看：横轴是容值，纵轴是ESR，中间的白色区域就是稳定工作区。选电容就是让工作点落在这个区域里。

然后主动区分新老LDO的差异：老款LDO依赖输出电容的ESR产生零点来补偿，ESR太低会震荡；新款LDO内部已经做了补偿，对ESR要求宽松得多，有些标注零ESR稳定。面试时把这个演进关系说清楚，面试官就知道你是真理解了，不是背的结论。

输入电容也别忘了——靠近引脚放置、提供低阻抗通路、防止源阻抗过高导致PSRR恶化。主动提输入电容的布局要求，是这道题的加分项。

三、DC-DC电感选型：考的是细节把控能力

1、面试官在考什么

电感选型这道题，面试官考的是你对关键参数的敏感度。很多人知道电感值要算，但算完就完了，不去管饱和电流和温升电流。面试官出这道题，就是想看你是不是那种算完理论值就交付的人，还是会在实际约束下反复校验的人。

2、典型错误回答

"按公式算个4.7μH就行"——只给了电感值，不提饱和电流和温升电流。面试官追问：峰值电流多少？饱和余量够不够？温升多少度？全答不上来。说白了，只算电感值的人，在实际设计中很容易选到Isat刚好够但Irms不够的电感，板上跑一会儿就过热保护了。

3、正确答题思路

完整的选型分三步走。第一步，根据纹波电流目标算电感值，纹波电流通常取额定电流的20%-40%。第二步，算峰值电流Ipeak = Iout + ΔIL/2，确保Isat > Ipeak且留20%-30%余量。第三步，核对Irms是否满足温升要求，注意有些电感Isat标称很高但Irms偏低，看似够用实际发热严重。

能把这个三步流程说清楚，并且强调Isat和Irms是两个独立的约束条件，必须同时满足，这道题的得分就很高了。

四、电源纹波抑制：考的是系统思维能力

1、面试官在考什么

问纹波怎么压，面试官考的不是你会不会算LC滤波器的截止频率，而是你能不能从多个维度系统地解决问题。纹波不是单一原因造成的，也不是靠一个器件就能搞定的。面试官想看你是否具备这种系统思维——器件选型、PCB布局、测试方法，缺一不可。

2、典型错误回答

"换个低ESR的电容就好了"——只看器件，不看布局和测试。面试官一追问：低ESR电容放哪了？走线多长？测量的时候探头接地环多长？很多人到这就哑了。其实探头接地环太长，测出来的纹波里一大半是探头天线捡来的噪声，根本不是电源真实纹波。

3、正确答题思路

好的回答应该分三个层面来讲。器件层面：开关纹波靠LC滤波，高频尖峰靠0.1μF/0.01μF小电容就近吸收。布局层面：输出电容紧贴IC和电感，地平面保持完整，回流路径越短越好。测试层面：用短接地环探头，带宽限制20MHz，区分真实纹波和测量噪声。

能主动提到测试方法的人很少，这恰恰说明你真的调过电源，而不是纸上谈兵。面试官要的就是这种理论和实践都落地的工程师。

五、电源时序设计：考的是全局观

1、面试官在考什么

多路电源时序设计这道题，面试官考的是你的全局观和风险意识。单路电源设计相对简单，但多路电源的上下电时序一旦出错，可能导致芯片闩锁、ESD二极管导通、甚至烧毁。面试官想看你是不是那种只管自己这一路电、不管系统整体的人。

2、典型错误回答

"按数据手册的顺序上电就行了"——这话本身没错，但面试官要的不是你读手册的能力，而是你理解时序要求背后的物理原因。为什么内核电必须先于IO电上电？如果顺序反了会怎样？下电时序有没有要求？回答不了这些问题，说明你只是机械执行，没有真正理解。

3、正确答题思路

先讲原因：IO电先上电时，IO口的ESD保护二极管会正偏导通，电流倒灌到还没上电的内核电源域，造成异常上电甚至闩锁。所以内核电必须先稳定，IO电才能上电。

再讲实现方案，至少说两种：PG级联方案（前级Power Good接后级EN，零成本但时序不可调）和专用监控芯片方案（精度高可编程但增加BOM）。量产产品还可以提PMIC方案。

最后主动提下电时序——上电是正序，下电是逆序，而且下电速度不能太慢，欠压状态持续时间过长同样危险。能把上下电时序都说清楚的人，面试官基本不会在这个方向再追问了。

六、面试官真正想要什么样的人

拆完这五道题，你应该看出来了——面试官考电源题，从来不是考你背了多少数据，而是考你能不能在真实场景下做工程决策。LDO和DC-DC的选型考的是权衡能力，电容选型考的是稳定性理解，电感选型考的是细节把控，纹波抑制考的是系统思维，时序设计考的是全局观。说白了，面试官要的是一个知其然更知其所以然的工程师。