“韬”定律到底新不新，台积电的发展历程告诉你

No.0302

Science Partner

Bring you to the side of science

导 读

先说结论。

华为发布“韬”定律之后，网上的讨论基本分成两派：一派说华为这次真的颠覆了，一派说不过是换个说法博眼球。揣测都是瞎掰，看看先行者曾经走过的路、做出的抉择，对我们今天理解华为才有真意义。

十多年前，台积电面对过一个非常类似的十字路口。而且它的选择，跟华为今天在做的事情，在技术逻辑上高度相似。

理解这一点，才能真正看懂这场芯片竞赛的深层结构，这是一场关于在不同约束条件下，如何最优化地推进系统性能的工程学博弈。

走，跟伙伴君来！

今日主笔 | 晶恒

“韬”定律到底新不新，台积电的发展历程告诉你

01. “韬”定律到底在说什么

2026年5月底，华为半导体业务负责人何庭波在IEEE国际电路与系统研讨会（ISCAS 2026）上，正式发布了韬（τ）定律。

核心主张只有一句话：用“时间缩微”替代“几何缩微”。

传统摩尔定律的逻辑，是把晶体管做得更小、密度翻倍、性能提升。韬定律的逻辑，是把芯片里信号传播的时间常数τ（Tau）压下来，让电路走线更短、互联更紧密、整个系统的效率更高，结果就是，哪怕晶体管本身不再继续缩小，性能也可以继续往上走。

配套推出的关键技术叫LogicFolding（逻辑折叠），思路是把传统二维平面铺开的逻辑电路，折叠进三维立体空间，缩短关键信号路径，从而在不依赖EUV光刻机的条件下提升芯片密度和性能。

华为说，过去六年多已基于这一思路量产了381款芯片；今年秋季新一代麒麟芯片上市，将是首款采用LogicFolding架构的智能手机SoC；最终目标是到2031年在晶体管密度这一指标上达到1.4nm工艺的等效水平。

听起来很激动人心。但是～

02. 台积电十多年前已经在做样逻辑的事

这里有一个关键背景，很多人没注意到。

台积电、三星等厂商推进到3nm乃至更先进节点之后，几何缩微已经越来越接近物理与经济极限。EUV光刻机每台造价超过两亿美元，7nm以下节点的开发周期越来越长，良率提升越来越慢。更难受的是，即便晶体管本身还能缩，芯片内部金属连线的延迟和散热问题，也在同步恶化。说白了就是发动机越来越强，但真正限制速度的，开始变成路有多长、弯有多急、堵得有多厉害。

面对这个现实，台积电大约在2012年前后开始悄悄推进一套叫CoWoS的技术。全称Chip-on-Wafer-on-Substrate，核心思路是把计算单元和内存拆开来分开制造，然后通过超高密度互联拼在一起，让它们之间的信号传输距离极短、带宽极高。

这套逻辑和华为的LogicFolding，指向的是同一件事：不靠缩小晶体管本身，而是靠缩短芯片之间、计算单元与内存之间的“路”，来换取性能提升。

台积电把CoWoS放在那里，安静地打磨了多年，当时没什么人当回事。

然后AI时代来了，一切都变了。

03. CoWoS怎么从“后厂工序”变成AI时代的命脉

2024年、2025年，英伟达的Blackwell架构大爆发。每一颗AI加速芯片，都必须靠CoWoS把GPU和HBM内存集成在一起。可以说没有CoWoS，就拼不出AI所需要的算力密度和内存带宽。

一时间，CoWoS产能成了全球AI供应链里最稀缺的东西。整个2024年，AI市场曾被CoWoS瓶颈卡过一次脖子，英伟达等客户排队等产能，台积电满负荷运转还不够用。

到2026年，市场普遍预计英伟达将占用台积电CoWoS产能的大头，而台积电整体CoWoS月产能目标则被多方估计在十余万片量级。

CNBC在2026年4月的报道里写道：Nvidia正在大量锁仓台积电先进封装产能，同时台积电和英特尔都在美国本土扩张封装能力。Reuters报道，台积电计划2029年前在美国亚利桑那建成先进封装工厂，实现CoWoS和3D-IC在美国本土的量产。

这条十多年前的“隐者”，已经成了整个AI时代最核心的基础设施之一。

04. 台积电和华为，本质上做了什么不同的选择

表面看，台积电的CoWoS和华为的LogicFolding，走的是相似的方向。

但底层逻辑，截然不同。

台积电做封装创新，是在先进制程已经稳居全球领先的前提下，主动叠加的战略升维。CoWoS不是因为台积电造不了先进芯片，而是因为客户的需求已经超出了单颗芯片的物理极限，台积电是在高速公路上改装赛车，顺带发明了一种新赛道。

华为做韬定律，是在先进制程被强制切断的前提下，不得不走的另一条路。当EUV光刻机买不到，最先进晶圆代工拿不到，能动的变量只剩架构设计和系统协同。华为是被堵路之后选择了越野，然后把越野玩成了一套方法论。

两种方式都值得认真对待，但动机和起点完全不同，结果从技术落地到量产验证，难度肯定都不在同一个量级上。

05. 那韬定律到底新不新

回到最开始的那个问题。

技术方向层面，不算全新。如果把它拆开来看，韬定律押注的3D集成、系统协同和缩短互连路径这些方向，并不是从零开始的新大陆。台积电的CoWoS、英特尔的Foveros、三星的X-Cube，都在这条路上早有耕耘。行业给这个方向起了很多名字，但做的事情，骨子里是相通的：想办法让计算单元和内存更近，让信号跑得更顺，让整个系统的效率更高。华为做的，是在工艺受限的条件下把这条路线系统化，赋予它一个完整的理论框架和命名。技术本身的战略叙事意义，大于纯粹的原创性。

处境和叙事层面，相当有力量。这是近年来中国企业少见的一次，试图在国际顶级学术舞台上主动提出半导体演进的新框架，并将其推向全球产业议程。过去，游戏规则由英特尔、台积电、ARM制定，中国企业一直是接受者。这一次华为在说：我们不跟你玩几何缩微的游戏了，我们换一张牌桌。

而且，何庭波在发布会上明确承认了两大挑战：需要为新型立体架构适配设计工具，以及垂直堆叠在数据中心规模下的散热难题。这种坦诚，比一味高调发布更有分量，也更像一套准备好要走很长路的方法论。

06. 这个趋势，先看懂的人不吃亏

理解了台积电和华为，会对一件事有更清醒的判断：半导体产业的下一个十年，竞争的维度会更复杂，而不是更简单。

先进制程仍然重要，但已经不再是唯一的胜负手。先进封装、3D集成、Chiplet、系统架构协同，正在从“补充项”变成“标配项”。 台积电预计到2030年全球芯片市场将达1.5万亿美元，而先进封装是兑现这个预测的核心基础设施之一。

台积电是这个方向目前最强的选手：制程、封装、规模、客户群，四件事同时握在手里。华为是这个方向里最值得持续观察的变量：工具受限，但架构和系统协同已经走了六年多，正处于最关键的验证节点。

2026年秋季，那颗新麒麟芯片上市之后，第一批真实的基准数据，会是比任何发布会都更有说服力的答案。在那之前，值得先记住的，是这件事本身的产业趋势：不管是主动进化还是被迫突围，台积电和华为最终指向了同一个方向，芯片的竞争，已经从单点工艺走向了全栈协同。

行文至此，伙伴君有感而发说一句，技术路线从来都不只是工程选择，它是在特定处境下的战略博弈。这个思考方式，比“谁赢了”更有价值，更值得装进我们的认知工具箱里。

本文仅作科普分享使用，欢迎小伙伴们点、收藏、关注，以备不时之需，当然更欢迎您把 介绍给周边可能需要的更多伙伴们呀。