1000层NAND，里程碑

公众号记得加星标⭐️，第一时间看推送不会错过。

据报道，铠侠（Kioxia）和闪迪（Sandisk）已成功演示了全球首个采用直接晶圆间铜键合技术的多层单元阵列CMOS（MSA-CBA）结构中的四层单元（QLC）运行。两家公司认为，这一成果是实现超过1000层的超高密度3D闪存的重要技术里程碑，并将于2026年6月在美国夏威夷举行的“2026年超大规模集成电路研讨会”（VLSI Symposium 2026）上联合发布。

两家公司解释说，这项成果克服了高堆叠3D闪存面临的主要挑战，例如单元电流衰减、晶圆翘曲和大块（BLK）尺寸。他们表示，“这些成果是实现具有1000层或更多堆叠结构的超高密度3D闪存的一个重要里程碑。”

先前发布的技术亮点包括 MSA-CBA 器件结构的概念图，显示了顺序堆叠和键合；由两个阵列晶圆组成的堆叠单元阵列的 FIB-SEM 图像，每个晶圆有 218 线，证明了大规模堆叠的有效性；以及显示单个第一和第二单元阵列和 MSA-CBA 的 Vth（阈值电压）分布特性的插图。

目标是到2031年量产

据Xtech Nikkei报道，铠侠首席技术官宫岛秀文表示，该公司计划在2031年前量产超过1000层的3D NAND闪存。 在东京市立大学举行的第71届应用物理学会春季会议上，宫岛秀文发表了演讲，探讨了在3D NAND器件中实现超过1000层所面临的技术挑战和解决方案。

增加3D NAND器件中的有源层数量是目前提升闪存记录密度的最佳途径，因此所有3D NAND制造商都力求每隔1.5到2年通过新的工艺节点来实现这一目标。每个新节点都带来诸多挑战，因为3D NAND制造商必须增加层数，同时还要在横向和纵向上缩小NAND单元的尺寸。这一过程要求制造商在每个新节点都采用新的材料，这本身就是一项重大的研发挑战。

目前，铠侠（Kioxia）最先进的3D NAND闪存产品是 第八代BiCS 3D NAND闪存， 拥有218个有源层和3.2 GT/s的接口速度（于2023年3月首次推出）。这一代产品引入了一种全新的CBA（CMOS直接键合阵列）架构，该架构采用最合适的工艺技术分别制造3D NAND单元阵列晶圆和I/O CMOS晶圆，然后将它们键合在一起。最终产品具有更高的位密度和更快的NAND I/O速度，确保该闪存可用于构建性能 卓越的固态硬盘（SSD）。

与此同时，铠侠及其制造合作伙伴西部数据尚未披露CBA架构的具体细节，例如I/O CMOS晶圆是否包含额外的NAND外围电路，如页缓冲器、读出放大器和电荷泵。通过分别生产存储单元和外围电路，制造商可以针对每个组件采用最高效的工艺技术，随着行业向堆叠技术等工艺发展，这将带来更多优势，而堆叠技术无疑将用于制造1000层3D NAND闪存。

值得注意的是，三星也希望实现量产级别的 1000 层 3D NAND。

（来源：综合自eetjp等）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4393内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐