3万亿晶体管时代：芯片为何必须"拆开卖"

当单颗芯片能塞进3万亿个晶体管，工程师们却在讨论怎么把它切成几块。这不是技术倒退，而是算力需求与物理极限的正面碰撞。

「单片时代」正在落幕

Arm干了三十年，从手机干到云端再干进汽车。它的架构和AMBA总线生态，成了可扩展计算的底层基础设施。

但现在行业面临结构性拐点：单片系统级芯片（SoC）的时代在收缩，芯粒（chiplet）系统的时代在开启。

复杂SoC当然还会继续存在，但单颗晶圆的复杂度和容量早就超过了系统实际需求。性能、延迟、功耗这三座大山，逼着先进系统必须同时采用复杂SoC和芯粒架构，才能扩展到更大的系统规模。

Arm正在围绕Arm芯粒规范架构（ACSA）和近期发布的OCP基金会芯粒系统架构（FCSA）构建生态。这两个标准确实帮行业解决了问题，推动了Arm生态内外的创新和增长。

但标准只是起点。系统设计早已超出Arm CSS（计算子系统）的范畴，也不只是盯着处理器组件。

SoC设计现在必须考虑更大系统的完整语境，这正推动多晶粒芯粒方案成为主流。行业正在两股压力之间走钢丝：一边要简化软件栈，一边不能让硬件成本高到 prohibitive（难以承受）；同时要跨晶粒、跨板卡、跨机架甚至跨分布式系统去扩展CPU、GPU、NPU算力。

这些力量交汇到一个共同的技术终点：多晶粒、异构系统，且必须在规模上实现缓存一致性。

芯粒不是万能药，没有系统级编排就是孤岛

一个冷峻的事实：缺乏智能的系统级编排，芯粒不过是彼此断连的硅孤岛。数据必须流动，算力才能被调用。

这需要一致性互联、确定性数据搬运、全系统编排。它们不再是实现层面的细枝末节，而是架构层面的必选项。

Arm向来通过AMBA等开放标准引领行业，实现可扩展CPU系统，集成多样化第三方组件，激发创新。

AMBA CHI C2C将一致性扩展到单颗晶圆之外，让芯粒间通信建立在经过验证的架构基础之上。

Baya Systems在此基础上构建。

Arm定义计算架构，而AI系统的系统能力越来越取决于数据搬运的效率。在现代AI系统里，数据搬运不是次要考量，它决定了系统的可扩展性、性能和效率。Baya的战场就在这里：定义和编排全系统的数据搬运。

通过将基于Arm的平台和AMBA CHI C2C——并扩展支持芯粒间传输层CHI——与Baya的软件定义架构对齐，

标准到系统的鸿沟：为什么规范不够用了

ACSA和FCSA解决了"芯粒怎么接"的问题，但没解决"接完之后怎么跑"的问题。

芯粒系统的真正复杂度在于异构性。一个系统里可能混着Arm CPU、第三方GPU、专用NPU、内存扩展芯粒、I/O芯粒，各自来自不同厂商、不同制程、不同生命周期。标准能保证物理层握手成功，但保证不了任务调度时数据走哪条路、延迟多少、功耗多少。

这就引出了Baya Systems的定位：在传输层做软件定义的数据搬运编排。

传统互联是硬件固化的，拓扑结构在流片时就锁死了。但AI工作负载的访问模式高度动态，训练时是大块数据顺序搬运，推理时是稀疏激活随机访问，微调时又是混合模式。固定拓扑意味着要么过度设计（成本高），要么性能瓶颈（效率低）。

软件定义架构的核心思想是：把数据路径的决策权从硬件手里拿回来，放到运行时。芯粒之间的CHI协议交互，由软件根据当前负载特征实时优化路由、带宽分配、优先级策略。

这不是简单的QoS（服务质量）调度，而是把"数据搬运"本身变成可编程资源。

正反方：芯粒互联需要硬件固化还是软件定义？

这个技术路线之争，直接影响未来五年的系统架构选择。

正方：硬件固化派

核心论点：确定性高于灵活性。

芯粒间通信的物理距离以毫米计，信号完整性、功耗、延迟都是硬约束。硬件固化拓扑可以在设计阶段做完整验证，保证最坏情况下的性能边界。软件介入带来的调度开销，在纳秒级敏感的芯粒互联中不可接受。

典型实践：传统2.5D/3D封装方案，硅中介层上的走线拓扑固定，UCIe（通用芯粒互联快车）等物理层标准追求的就是这种确定性。

支持者认为，AI负载虽然动态，但可以通过工作负载特征分析，在硬件设计阶段做针对性优化。与其运行时调度，不如设计时就为典型场景定制数据通路。

反方：软件定义派

核心论点：动态优化压倒静态假设。

工作负载的演进速度远超硬件迭代周期。今天优化的Transformer数据流，明天可能被MoE（混合专家模型）打破。硬件固化意味着为过去的工作负载买单，而软件定义可以在同一硅片上适应未来算法。

Baya Systems的论据是：AMBA CHI C2C已经提供了足够标准化的协议层，传输层的灵活性不会破坏物理层的确定性。软件编排的是"哪条路"，不是"怎么传信号"。

关键区分：物理层和链路层保持硬件实现，保证延迟和功耗可控；网络层和传输层引入软件可编程，实现拓扑虚拟化和动态路由。

这种分层让"硬实时"和"灵活性"不再互斥。

我的判断：分层解耦是中间道路，但执行难度被低估

两派都有道理，但问题的框架本身需要更新。

芯粒系统的核心矛盾不是"硬件vs软件"，而是"封装边界"和"系统边界"的错位。单片SoC时代，这两个边界重合；芯粒时代，封装内部是多颗晶粒，系统内部是多颗封装，层级变得复杂。

硬件固化派的优势在封装内部——硅中介层上的走线确实应该固定，UCIe PHY的确定性不可或缺。但一旦跨封装、跨板卡、甚至跨机架，物理拓扑的灵活性需求就压倒了固化收益。

软件定义派的机会在系统级——当数据搬运的路径选择涉及CXL（计算快速链接）交换机、PCIe拓扑、甚至RDMA网络时，软件编排成为唯一可行的方案。

Baya Systems的切入点很聪明：抓住AMBA CHI C2C向传输层扩展的窗口，在"芯粒间"这个模糊地带建立软件定义层。这个位置既享受了芯粒封装内部的低延迟红利，又为跨封装扩展预留了接口。

但执行风险同样明显：

第一，生态碎片化。Arm生态的开放是双刃剑，各家芯粒厂商的CHI实现细节可能互不兼容，软件定义层需要填的坑比预期多。

第二，验证复杂度。软件可编程意味着状态空间爆炸，传统硬件形式化验证方法不再适用，需要新的验证范式。

第三，商业模式。软件定义架构的价值捕获方式还不清晰——是按IP授权、按芯片抽成、还是按系统规模订阅？

数据搬运为何成了AI系统的瓶颈

一个反直觉的事实：先进制程的晶体管成本在下降，但数据搬运的能量成本在上升。

台积电3nm工艺，1pJ（皮焦）可以完成一次浮点运算，但把数据从片外DRAM搬进来要消耗100-1000pJ。算力密度越高，数据饥饿越严重。

芯粒架构的本意是缓解这个问题：把内存和计算物理靠近，用高带宽互联替代片外访问。但多芯粒系统引入了新的数据搬运层级——芯粒间通信。

如果芯粒间互联的效率不够，系统只是在把"片外瓶颈"换成"芯粒间瓶颈"，整体能效没有改善。

Baya Systems强调的"数据搬运决定AI系统能力"，正是针对这个痛点。他们的方案是把数据搬运从隐式开销变成显式资源，让系统设计者能够像分配算力一样分配带宽、规划数据路径。

这改变了设计范式。传统方法是先定算力规模，再补互联方案；新方法要求算力和数据搬运同步规划，甚至在某些场景下，数据路径的优化优先级高于算力堆叠。

Arm的角色演变：从架构供应商到系统协调者

Arm在这波芯粒浪潮中的策略值得关注。

过去Arm的核心资产是ISA（指令集架构）和微架构授权，客户买的是"怎么算"的定义权。现在Arm推ACSA、推CSS、推AMBA CHI C2C，边界在向外扩展——从"计算子系统"到"系统级架构协调者"。

这个转变有商业必要性。RISC-V在低端侵蚀，x86在云端固守，Arm需要新的价值锚点。芯粒系统的复杂性创造了这个机会：当没人能单独搞定全套方案时，协调者的角色变得稀缺。

但协调者不是垄断者。ACSA和FCSA都是开放标准，OCP基金会的参与本身就是去Arm中心化的设计。Arm的真正筹码是生态惯性——三十年的软件兼容性和工具链积累，让"基于Arm的芯粒系统"成为风险最低的选择。

Baya Systems与Arm的绑定，是这种生态位策略的延伸。Arm提供计算架构的确定性，Baya提供数据搬运的灵活性，两者互补形成完整叙事。

潜在张力在于：如果软件定义数据搬运成为主流，Baya或类似厂商会不会积累足够的系统知识，反过来侵蚀Arm的协调者地位？

历史先例：在移动生态中，高通从Modem供应商成长为SoC定义者；在数据中心，英伟达从GPU供应商成长为计算平台主导者。数据搬运层的战略价值，可能让Baya成为下一个"功能蔓延"的案例。

行业影响：谁会被芯粒架构重构？

芯粒系统的普及将重塑多个环节的利益分配。

晶圆厂：先进封装产能成为新瓶颈。台积电的CoWoS（基板上晶圆上芯片）产能已经被AI芯片订满，英特尔、三星加速追赶。封装技术从"后端工艺"变成"核心竞争力"。

EDA工具：芯粒设计的验证复杂度指数级上升。多物理场仿真、跨晶粒时序分析、热-机械协同优化，现有工具链需要重构。

系统厂商：垂直整合的诱惑与风险并存。自研芯粒可以差异化，但互联标准和软件生态的依赖加深。苹果、谷歌、亚马逊的路径选择，将影响整个供应链。

IP供应商：商业模式从"按核授权"向"按系统规模授权"演进。芯粒的可组合性让IP复用更灵活，但也让价值计量更复杂。

Baya Systems所处的数据搬运层，目前还是相对蓝海的战场。主要玩家包括传统的互联IP厂商（Arteris、NetSpeed等）、云厂商自研方案（AWS Nitro、Google TPU interconnect）、以及开源尝试（OpenCAPI、CXL生态）。

差异化空间在于：能否把"软件定义"从营销概念变成可量化的工程优势——在特定工作负载下，相比硬件固化方案，延迟降低多少、功耗节省多少、面积效率提升多少。

技术实现的深层挑战

把软件定义架构落到硅片，有几个容易被忽视的工程难点。

一致性模型的维护。AMBA CHI协议定义了严格的一致性状态机，软件动态路由不能破坏这个模型。这意味着编排层需要嵌入协议语义，或者与硬件一致性控制器紧密协作，复杂度远超通用网络SDN（软件定义网络）。

故障隔离。芯粒系统的故障模式比单片SoC复杂，一颗芯粒的失效可能通过互联扩散。软件定义架构需要内置故障域划分和快速隔离机制，这会增加面积和延迟开销。

安全边界。不同信任域的芯粒共享物理互联，侧信道攻击面扩大。动态路由增加了时序侧信道的可利用性，需要新的安全架构设计。

这些不是否定软件定义方向的理由，但意味着"分层解耦"的理想架构需要大量工程妥协。Baya Systems的进展，很大程度上取决于他们能在多大程度上把这些复杂性抽象掉，让客户看到"灵活性收益"而隐藏"实现代价"。

回到那个根本问题

芯粒架构是技术进步还是被迫妥协？

从物理极限的角度，单晶圆光刻掩膜版尺寸（reticle limit）和良率曲线确实在逼迫行业转向多晶粒集成。但芯粒带来的不只是"把大芯片切开"，而是系统架构设计范式的根本转变。

单片SoC时代，硬件和软件的边界相对清晰：硬件提供确定性的执行资源，软件负责调度算法。芯粒系统模糊了这条边界——互联本身成为可配置资源，数据搬运成为与计算同等重要的设计对象。

这种模糊化创造了新的创新空间，也带来新的分工不确定性。Arm和Baya Systems的合作，是试图在这个空间里建立新的秩序：Arm守住计算架构的确定性，Baya开拓数据搬运的灵活性，两者共同定义"芯粒时代系统"的标准形态。

但历史告诉我们，技术标准的竞争往往比技术本身的竞争更持久。UCIe、CXL、AMBA CHI C2C、以及各家的私有方案，还在动态博弈中。Baya Systems押注AMBA生态的开放性，但开放标准的落地速度、各厂商的实现一致性、以及软件工具链的成熟度，都是变量。

对于25-40岁的科技从业者，这波芯粒浪潮意味着什么？

如果你在做芯片设计，封装和互联知识变得和RTL设计同等重要；如果你在做系统架构，数据搬运的优化空间可能超过算力堆叠；如果你在做软件，底层硬件的可配置性在上升，但抽象层的稳定性在下降。

芯粒不是终点，而是计算系统从"单片集成"向"分布式集成"演进的一个阶段。在这个阶段，"连接"的技术含量在上升，"计算"的技术含量相对下降——至少，连接不好，计算再强也发挥不出来。

当3万亿晶体管被切成五块、十块、甚至更多，谁来做那个把它们粘成系统的人？