ISPD最佳论文 | 全新Cypress框架！高效赋能PCB自动化智能布局

来源：市场资讯

（来源：ACM 计算机学会）

关注ACM，掌握最新计算机前沿

ACM获奖研究

现代PCB设计日趋复杂，元器件数量激增，传统人工布局耗时久、效率低。受设计空间与布线资源限制，现有自动化工具效果有限、难以规模化应用。

康奈尔大学研究团队借鉴VLSI布局思路，提出GPU加速的Cypress智能布局方法，并依托真实商用案例构建开源基准数据集。实测结果显示，该方案在布线质量、布局效率与运算速度上优势显著，为大规模PCB自动化布局提供了高效新方案。

这篇研究“Cypress: VLSI-Inspired PCB Placement with GPU Acceleration”发表在ISPD'25，并荣获Best Paper Award！

论文信息

Cypress: VLSI-Inspired PCB Placement with GPU Acceleration

Cypress：基于VLSI与GPU加速的PCB布局工具

作者：Niansong Zhang，Anthony Agnesina，Noor Shbat，Yuval Leader，Zhiru Zhang，Haoxing Ren（康奈尔大学；英伟达）

摘要

现代印刷电路板（PCB）设计规模大幅扩张，商用高端设计的元器件数量已逾万颗。然而，当前PCB布局流程高度依赖人工操作，往往耗时数周，行业亟需自动化布局方案。

图片说明：网线交叉定义：首先将多引脚网线拆解为多段线段，每段线段连接信号源引脚与接收引脚；网线交叉数定义为全部引脚对应线段的交叉总数。

PCB布局的核心难点在于设计空间灵活开放、布线资源受限。现有自动化PCB布局工具在设计质量与可扩展性上表现有限。与之不同，超大规模集成电路（VLSI）布局算法可支撑数百万逻辑单元的设计规模，且输出结果质量优异。

图片说明：网线交叉模型相较凸包模型的布线评估精度优势：图中绿色与蓝色两条网线在本文交叉判定规则下无布线资源冲突，但传统网线凸包模型会误判二者存在资源争夺。

基于此，本文提出Cypress，一款借鉴VLSI设计理念、支持GPU加速的可扩展PCB布局算法。该算法针对PCB布局场景，定制化设计代价函数、约束处理机制与优化策略。同时，行业目前缺乏贴近真实应用、开源通用的基准测试集，难以横向对比各类工具性能、建立PCB布局技术发展量化基线。为填补该空白，本文基于真实商用设计，构建一套合成PCB基准测试数据集。依托该基准，本文将Cypress与主流商用及学术类PCB布局工具开展全面对比测试。

实验结果表明：在可布通率方面，Cypress较对比工具提升1~5.9倍；在完整布线场景下，布线总长度缩短1~19.7倍。结合GPU加速后，整体运行速度最高提升492.3倍。该工具可适配大型商用PCB项目，突破了现有工具的规模化处理瓶颈。

图片说明：基准用例big-1布局结果对比：人工布局vs Cypress布局。绿色方框代表顶层元器件，蓝色方框代表底层元器件；为便于观察，图中省略网线。

doi.org/10.1145/3698364.3705346

免责声明

本文仅为对该研究文献内容的摘抄，如需了解更多信息请查看原文。研究文献中的内容和观点均属于作者，我们不对上述观点和言论承担责任