北京
芯片设计正在变成一场对话。英伟达最新论文显示，工程师用自然语言描述功能需求，AI直接生成可综合的Verilog代码——过去需要数周的前端设计，现在几小时跑完。这不是辅助工具，是直接把"翻译"环节从流程里抽掉了。
汽车芯片领域也在变天。TI和博世联合发布的评估框架把半导体失效风险量化到零件级，车企终于能算清一颗芯片断供会瘫痪多少条产线。传统做法是靠经验拍脑袋，现在变成填表打分——听起来很笨，但至少能留痕追责。
台积电的混合键合技术有了新进展。Wafer-on-wafer方案把两片晶圆直接怼在一起，互联密度比传统封装高出一个数量级。问题是良率——只要有一颗坏die，整片晶圆报废。工程师的解法很粗暴：先做筛选，只挑好的往上贴，成本转嫁给测试环节。
抗辐射NAND闪存倒是条冷僻赛道。COTS器件在太空环境下数据保持时间从10年暴跌到几小时，专门加固的芯片贵出10倍。新论文提出用冗余编码+动态刷新，在商用工艺上硬凑出航天级可靠性——「与其造一颗完美的芯片，不如造一颗会自我抢救的芯片。」
最激进的可能是单芯片3D DRAM。把存储单元垂直堆叠在逻辑电路上方，带宽不再受限于PCB走线。美光和三星都在押注，但散热和制造复杂度让量产时间表一再后移。有工程师在评论区吐槽：这玩意儿要是成了，HBM可能还没普及就过时。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
