EDA技术资料（即将下线）：西门子EDA Tessent Analog Test芯片生命周期解决方案

西门子 Tessent Analog Test软件是一款突破性的 IC 测试解决方案，可实现模拟元器件测试向量生成的完全自动化，类似于数字电路所采用的传统 ATPG 方法。该软件是模拟电路测试领域的重大突破，可提供业内此前未有的自动化能力与效率。Tessent Analog Test 解决了行业内长期存在的一大难题：模拟电路测试的耗时性。相较于传统方法，该工具可将测试时间减少高达100倍，同时可实现出色的测试覆盖率，并有效节省测试成本。

Tessent 拥有众多确定性 ATPG 和系统内测试解决方案。系统内嵌入式确定性测试（In-System Embedded Deterministic Test）解决方案基于 Tessent SSN 与 Tessent In-System Test 技术的结合，通过 IST 控制器，借助 SSN 实现确定性测试向量的生成与重定向。数据传输协议可采用SSN并行数据总线，或特殊SSN模式下运行单条数据通路。Tessent In-System Test 技术可满足所有系统内测试需求，作为其前代产品 Tessent MissionMode 的超集，该技术可用于 IS-EDT 的实现，支持 IST 控制器（ISTC）的 AXI 从属接口，可用于测试安全关键型汽车应用、数据中心应用及网络设计。

为助力工程师朋友们在复杂 SoC 的 DFT 领域实现飞跃，提高工程效率，进一步降低测试成本，加速良率提升，并在整个芯片生命周期内提高质量和可靠性，EETOP联合西门子EDA，为大家要来了这份详尽且全面的 Tessent 工具资料包。资料内容涵盖15份PDF资料：

• Tessent 芯片生命周期解决方案
• Tessent AnalogTest
• Tessent LogicBIST
• Tessent MemoryBIST
• Tessent In-System Test 通过采用高质量确定性测试向量，有效提升系统内与现场测试的覆盖率和可靠性
• Streaming Scan Network：无折衷的分组测试
• 利用动态分割将批量扫描诊断的吞吐量提高 10 倍
• 利用内建自测试满足 ISO 26262 安全要求
• 利用系统级数据来优化众核 AI 和 ML 芯片
• 利用先进的 DFT 和芯片调通加速 AI 芯片设计
• 利用先进的 DFT 实现竞争力最大化
• 使用 Tessent 增强安全性
• 使用诊断驱动的良率分析克服系统性良率限制因素
• 适用于汽车市场的 IC 测试解决方案
• 易于实现且全面的 3D 堆叠裸片器件可测试性设计

扫码申请资料

部分资料截图