AI智能体IC工程师上岗，效率狂飙10倍！

机器能造出更先进的机器，这听起来像是科幻情节，但随着Cadence等企业借助生成式 AI，设计、验证同样搭载 AI 技术的新一代处理器，这一概念正逐步成为现实。

在集成电路发展初期，芯片全靠人工设计。此后半个多世纪里，半导体复杂度急剧提升、制程工艺不断微缩，如今只能依靠芯片本身来完成芯片设计。Cadence正是为此提供软件的电子设计自动化（EDA）厂商之一。

即便有这类软件辅助，芯片设计流程依旧耗时且易出错。而随着生成式 AI 兴起，Cadence等企业开始探索自动化实现这些流程的新方式。

最新案例便是Cadence本周二发布的ChipStack AI “超级” 智能体。该平台可自动完成设计编码、运行测试平台、制定测试方案、统筹回归测试等任务，在问题出现时及时调试解决。

简单来说，Cadence打造了一款面向芯片设计的 AI 代码助手。尽管这听起来像是给芯片做 “随性编码”，但公司强调，这款智能体设有完善的防护机制，能有效限制 AI 幻觉。

Cadence CEO 阿尼鲁德・德夫根在官方声明中表示：“通过能自主调用底层工具的智能体，我们帮助客户在核心设计与验证环节实现生产力大幅提升，同时让稀缺的工程人才专注于创新。”

至于担心这会变成《终结者》里天网那样的局面，大可不必。虽然 AI 可用来设计更优秀的 AI 芯片，但想要实现半导体供应链全环节自动化，还有很长的路要走。

ChipStack 实际上由多个子智能体组成，Cadence将其称作虚拟工程师，分别负责 IP 设计、验证、签核、调试以及片上系统（SoC）布局等工作。

据Cadence介绍，该智能体遵循一套标准流程：先读取待设计/测试芯片的全部信息，包括规格文件、设计概要，以此构建芯片的认知模型；再基于该模型确定需要完成的测试，生成所需代码，并在过程中整合工程师反馈；之后智能体可调用其他 EDA 工具，一旦出现故障，会自动生成调试代码解决问题。

这项能力并不局限于Cadence自有模型。公司称，ChipStack 既可以本地部署，使用客户偏好的开源权重模型，也能搭载 OpenAI 等厂商的云端模型。例如，用户可借助英伟达 NeMo 框架，针对自身设计流程定制模型。

Cadence声称，该智能体能将生产力最高提升10倍，这一说法已吸引高通、Altera 、英伟达等多家头部芯片厂商关注。

Cadence也并非唯一试水智能体技术的 EDA 厂商。在 CES 展上，英伟达就曾宣布，正与西门子 EDA 合作，将同类智能体功能引入其自研芯片设计平台。而在去年 12 月，英伟达已向新思科技（Synopsys）砸下 20 亿美元，通过收购普通股推动 GPU 加速覆盖各类仿真工作负载，EDA 正是核心应用场景之一。

西门子EDA直播报名(3月5日）