新型分子电子技术有望将芯片密度提升千倍

利用原子级精度制造的分子电子器件可能突破当前芯片密度极限，将元件集成度提高至1000倍。

数十年来，晶体管微缩化一直是计算性能提升的核心驱动力，但这一途径正面临物理与经济的双重极限。当前尖端芯片如苹果基于台积电3纳米工艺打造的A17 Pro和M4处理器，其晶体管栅极长度已低于15纳米。在这种尺度下，电子开始穿透本应隔绝它们的势垒，导致设备关闭时仍出现漏电流。由此产生的能量浪费、过热问题，以及伴随晶体管代际微缩而来的能效提升收益递减，正成为严峻挑战。

与此同时，建造一座3纳米晶圆厂的成本已超过200亿美元。这些困境促使学界重新关注一种颠覆性方案：以单个分子作为功能电子元件。

单分子器件或可超越硅芯片

电子天然更易单向流动的特性，使得单个分子能像微型二极管一样工作。尽管这一构想曾催生整个研究领域，但长期以来受限于对纳米级物体的控制和测量难题。历经数十年技术创新，可靠的测试才成为可能。

《微系统与纳米工程》近期综述总结了该领域进展，涵盖制造技术、功能器件与集成策略，表明分子电子学已从理论发展为重要的候选技术。据报道，其潜在器件密度可达每平方厘米10¹⁴个，较当前硅芯片提升约1000倍。

分子电子学的工作原理与传统芯片截然不同。电荷并非通过连续材料传输，而是经由量子隧穿穿越分子结。电导随分子长度增加呈指数衰减，意味着更长的分子载流能力更弱。

量子干涉效应提供了额外控制维度。在苯基分子中，电子可经多路径传输产生增强或抵消效应。当连接点位于苯环对位时，干涉效应会增强电导；而在间位构型中，干涉效应会使电导骤降数个量级。这些特性创造了普通半导体无法实现的功能。

构建纳米级可靠分子结

制造分子结需要电极间距小于3纳米。静态结采用固定间隙，可通过电迁移或液态金属接触自组装分子层等方法实现，碳电极则能改善连接性。

动态结通过反复形成/断开接触来采集数据，包括机械可控断裂结、扫描隧道显微镜断裂结以及自动化测量的微机电系统等技术。数千次循环生成的特征电导直方图可揭示单个分子的独特电导特性。

因此，科学家们正在探索构建三维分子电子器件的方法。被称为"硅通孔"的垂直通道可连接堆叠的分子层，水平布线则可使用铜或钌等金属。

热管理仍是重大挑战：有机分子在200℃以上就会分解，而标准芯片工艺温度超过400℃。研究人员建议仅在制造最终阶段引入分子。利用DNA折纸术可实现精确定位——通过折叠DNA形成纳米结构来引导分子排布。早期应用已展现潜力：分子忆阻器可助力类脑计算，分子传感器能追踪单次化学反应，揭示传统技术无法观测的细节。

如果朋友们喜欢，敬请关注“知新了了”！