哈喽,大家好,杆哥这篇评论,主要来分析新年开局即发力!中国半导体三大领域破局,告别跟跑向定义者转型
![]()
全球半导体竞赛白热化之际,中国科研界在2026年新年伊始交出亮眼答卷。
![]()
中科院、南京理工大学等顶尖机构团队,密集发布存储器架构、碳化硅材料、高速互连芯片领域新突破,不止于国产替代,更彰显底层创新野心。
重塑DRAM:垂直架构突破存储密度极限
![]()
随着芯片制程微缩逼近物理极限,硅片存储单元堆叠成为全球竞争焦点。中科院微电子所联合相关研究院,推出“垂直双栅4F² 2T0C”存储单元架构,彻底颠覆传统平面晶体管结构。
借助原位金属自氧化工艺,团队实现读写晶体管极微空间自对准集成,大幅节省空间并提升效率。测试显示,新型晶体管85℃高温下稳定性优异,数据保持超300秒,写入速度快至50纳秒。
![]()
更关键的是其支持4位多级存储,单个单元信息存储量倍增。该技术若顺利量产,将为国产高密度3D DRAM突围提供核心支撑。
![]()
碳化硅进阶:材料与AI双重破解行业痛点
在第三代半导体碳化硅领域,国内团队从材料和设计工具两维度突破。中科院联合港大、武大团队,攻克低压SiC器件“电阻魔咒”。
![]()
传统4H-SiC晶体质量好但电阻高,3C-SiC电阻低却难生长。
团队创新异质集成方案,将高质量4H-SiC薄膜嫁接到低电阻3C-SiC衬底,衬底电阻率骤降至0.39 mΩ·cm,较传统方案低45倍,可大幅降低功率器件发热、提升能效。
南京理工大学团队则用AI破局,提出神经网络开关损耗预测方法。
![]()
无需复杂物理建模,输入少量静态参数,毫秒级即可精准预测芯片不同工况损耗,误差仅1%,为芯片筛选和电源设计提供高效工具。
![]()
高速互连:112Gb/s速率筑牢算力底座
![]()
算力竞争时代,芯片间数据传输速度决定系统性能上限。南方科技大学潘泉教授团队的高速集成电路突破,精准解决这一瓶颈。
其设计的半速率线性发射机,通过独特电路拓扑结构,在保障芯片安全的前提下将输出电压摆幅提升三倍,实现112Gb/s超高传输速率的同时保持低能耗。
![]()
针对背板链路开发的接收机前端,凭借串扰消除技术将干扰信号能量转化为有用信号增强剂,为下一代超大规模数据中心和AI算力集群奠定基础。
结语:底层创新开启半导体进阶新路径
![]()
从晶体管结构到系统互连,2026年初的密集突破,勾勒出中国半导体从制造向底层创新进阶的清晰路径。
![]()
虽从实验室到量产仍任重道远,但这场开局已为产业注入强心针,证明摩尔定律放缓后,创新空间依旧广阔。
特别声明:以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布,本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.