TSV，日益重要

公众号记得加星标⭐️，第一时间看推送不会错过。

硅通孔 (TSV) 是现代三维集成电路 (3D-IC)技术的基础技术之一，它提供垂直互连，穿过硅片连接堆叠芯片，形成短而低延迟的信号路径。在本篇博文中，我们将深入探讨 TSV 的结构、间距和电气特性，解释关键的布局规则，例如禁区 (KOZ) 和应力约束，并探讨 TSV 寄生参数如何影响带宽、延迟和系统级性能。

本文介绍了一些基本概念，包括TSV间距、TSV寄生参数、堆叠芯片、先进封装、混合键合、中介层、微凸块和TSV可靠性。这些主题共同为理解基于TSV的集成在现代3D-IC设计中的作用以及相关的架构权衡奠定了坚实的基础。

TSV本质上是一种垂直金属塞（vertical metal plug），通常由铜制成，嵌入硅芯片的厚度方向。经典的制造流程包括深反应离子刻蚀（DRIE）、衬垫层和阻挡层沉积、铜电化学沉积以及背面减薄以暴露通孔。根据通孔在工艺流程中的引入时间，TSV可分为先通孔型、中间通孔型和后通孔型，其中中间通孔型TSV最常用于高密度逻辑存储器堆叠结构。

TSV间距是直接影响系统设计选择的关键参数。更小的间距可以在单位面积内实现更多的垂直互连，从而支持堆叠芯片之间更高的带宽。然而，减小间距也会带来一些挑战：

• 相邻TSV之间寄生耦合增强

• 由于金属插入密度高，机械应力增大。

• 较大的综合KOZ区域会降低布局灵活性

• 因此，TSV间距的选择成为电气性能、机械可靠性和物理设计约束的联合优化。

TSV（硅通孔）是一种复杂的三维结构，其寄生参数（电阻、电容和电感）必须在流程早期进行精确建模。这些寄生参数会影响信号完整性、时序收敛、功率传输和跨层通信。

电容： TSV 相当于一个金属-绝缘体-半导体电容器。较高的 TSV 电容会增加延迟、降低噪声容限，并引入串扰到附近的网络中。电容值取决于通孔直径、氧化层厚度和衬底特性。

电阻：对于高频信号，铜填充电阻不可忽略。对于宽带存储器和高速SerDes路径，TSV电阻直接影响插入损耗和每比特功耗效率。

电感： TSV 的垂直几何形状可能会对快速边缘和 GHz 范围的元件引入明显的电感行为，从而影响阻抗匹配和眼图裕量。

鉴于以上所有原因，TSV寄生参数必须纳入早期的EM感知规划中。

TSV（硅通孔）的插入会显著改变芯片的物理布局。与位于BEOL（后端互连）层的金属互连不同，TSV垂直切割有源硅片，因此需要严格的布局规则。

每个TSV都需要一个禁入区（KOZ），即一个排除区域，任何有源器件或敏感互连都不能放置在该区域内。KOZ对于防止掺杂失真、迁移率下降、漏电流偏移以及应力引起的晶体管性能变化至关重要。TSV的KOZ尺寸通常受TSV直径和间距、工艺节点以及衬底机械特性的影响。在Cadence设计流程中，KOZ区域会在TSV生成过程中自动创建，并插入布局阻塞，以确保标准单元和布线位于约束边界之外。

铜的热膨胀系数（CTE）高于硅。在温度循环过程中——无论是在制造、键合还是运行过程中——铜的膨胀和收缩与周围的硅不同。这会导致局部应力，进而可能改变晶体管的特性，造成分层或开裂，增加时序偏差，并影响长期可靠性。

为了减轻这些压力影响：

• 可插入接地或伪TSV作为应力缓冲层。

• TSV的放置位置分散，以减少局部热点。

• 具有热感知能力的平面图将发热模块远离 TSV 集群。

TSV（硅通孔）常被拿来与微凸点进行比较，尤其是在2.5D中介层设计和传统芯片间键合的背景下。TSV的根本优势在于其垂直路径长度要短得多，通常只有几十微米，而微凸点的路径长度则为几百微米。

TSV（硅通孔）能够显著提高垂直带宽密度，因为它们可以在更小的空间内支持更多的并行连接。

高带宽内存 (HBM) 等内存堆栈依靠密集的 TSV 阵列来实现每个堆栈数 Tb/s 的带宽。

微凸点对于跨中介层的芯片式接口仍然可行，但无法与 TSV 密度相媲美，无法实现真正的垂直堆叠。

由于 TSV 的路径长度短且 RC 延迟降低，因此可提供更低的互连延迟。

微凸点互连引入了更长的路径和额外的寄生层，增加了高性能计算工作负载的延迟。

TSV 可以兼作导热通道，帮助垂直方向散热——微凸点则不具备同样的散热优势。然而，TSV 也会引入热应力，因此需要采用平衡的布局策略。

工程团队必须在3D集成电路设计阶段早期确定其TSV预算。该预算会影响芯片尺寸、分区策略、带宽目标以及整体封装经济性。

预算编制的关键考虑因素包括：

• 信号 TSV：用于存储器通道、跨层网络和宽数据通路

• 电源TSV：用于垂直输电网络

• 热敏TSV：用于高功率逻辑堆栈中的散热

• 冗余TSV：用于提高良率和可靠性

基于 TSV 的架构引入了与 2D-IC 设计截然不同的验证要求。

1、电气验证

• TSV阵列寄生虫的精确提取

• 包含跨层路径的时间分析

• 垂直电力网络的SI/PI分析

• EM-IR验证TSV密集区域

2、物理验证

• KOZ重叠规则检查

• TSV 与有源电路之间的最小间距

• 堆叠芯片间的对准验证

• 层间连通性检查

3、可靠性验证

TSV 会带来长期可靠性方面的考虑，例如：

• CTE诱发的疲劳

• TSV衬里开裂

• 铜泵

• 压力迁移

混合键合和 TSV 是互补的，两者在特定的设计环境中各有价值。

1、混合键合适用于以下情况：

• 需要超细间距（<10 µm）

• 需要最高的互连密度和最低的寄生效应。

• 必须最大限度地提高各层级之间的路由灵活性。

• 每比特功耗是人工智能加速器和高性能计算逻辑堆栈的优先考虑因素。

2、何时使用 TSV：

• 需要穿过较厚的硅片

• 高导热性是有益的

• 电力输送需要垂直布线

• 内存堆叠（例如，HBM）需要高带宽密度

• 2.5D中介层需要与封装基板建立通路

• 混合键合技术在逻辑电路堆叠方面表现出色。TSV对于逻辑存储器集成、基于中介层的2.5D结构以及电源传输至关重要。

https://community.cadence.com/cadence_blogs_8/b/corporate-news/posts/through-silicon-vias-tsvs-interconnect-basics-design-rules-and-performance

（来源：编译自cadence）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4281期内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐