奥芯明：AI驱动半导体产业迎来“异构集成”新纪元，先进封装成破局关键

在10月29日至30日于深圳举办的第四届SEMI大湾区产业峰会上ASMPT集团半导体事业部副总裁，奥芯明半导体设备技术有限公司首席商务官、先进封装研发中心负责人薛晗宸先生在开幕式上发表了题为《AI时代对半导体应用及先进封装发展的推动》的演讲，从产业趋势、技术突破、解决方案及本土化实践四大维度，深入剖析了AI如何重构半导体生态，并指出异构集成（HI）将成为后摩尔时代的核心驱动力，为大湾区乃至全球半导体产业发展提供了清晰的技术路径与市场方向。

AI重构半导体格局：需求分化下的“算力竞赛”

薛晗宸在演讲开篇明确指出，AI时代才刚刚拉开序幕，但其对半导体产业的重构已进入深水区。他引用麦肯锡数据显示，2024-2030年全球半导体市场将呈现显著的“AI与非AI分化”特征：AI驱动的数据中心算力芯片（+18.3%）及存储芯片（+16.8%）增长迅速，而传统消费电子（+6.9%）、通信（7.6%）等芯片市场的增速相对平淡。这一差距的核心驱动力，正是AI算力需求的指数级增长。

今年以来，AI大厂通过合纵连横、形成了“AI巨头生态深度绑定”的模式。例如：一方面，英伟达对OpenAI投资高达1000亿美元，另一方面，OpenAI采购数百万颗英伟达GPU以支撑大模型训练；同时，OpenAI还与AMD达成合作，计划部署6吉瓦（GW）规模的AMD GPU，并与甲骨文签署3000亿美元的云计算协议。

“从云端数据中心到边缘终端，AI正在重塑每一个计算场景。”薛晗宸指出，云端AI作为算力核心，已推动数据中心芯片进入“每代性能翻倍”的升级周期。与此同时，边缘AI的崛起进一步扩大了半导体应用边界。从自动驾驶、AI手机、AR/VR终端到人形机器人，边缘场景对“低延迟、高集成、小尺寸”芯片的需求，正倒逼半导体产业从“单一芯片性能提升”转向“系统级集成优化”。薛晗宸以5G与AI的协同为例指出，5G 时代边缘与云端的算力需求比约为2.5:1，而AI时代这一比例将维持甚至扩大，“这意味着先进封装不再是‘可选技术’，而是支撑AI全场景落地的‘必选项’”。

后摩尔时代破局：异构集成成先进封装核心引擎

当摩尔定律因物理极限（如光刻精度、量子隧穿效应）与经济成本（单代工艺研发成本超50亿美元）逐渐放缓，半导体产业如何寻找新的增长曲线？薛晗宸给出的答案是“异构集成（HI）”。

“从系统级芯片（SoC）到异构集成（HI），从单一印刷电路板（PCB）到多芯片模块（MCM）/ 系统级封装（SiP），这是产业发展的必然选择。”薛晗宸解释道，异构集成的核心价值在于“打破单一芯片的限制”：通过将不同工艺、不同功能的芯片（如逻辑芯片、存储芯片、射频芯片）集成在同一封装内，可实现“降低非重复性工程（NRE）成本30%以上、缩短产品上市时间40%、支持超光刻尺寸设计”等多重优势。以台积电的3DFabric技术为例，其通过2.5D/3D堆叠、硅通孔（TSV）、混合键合（Hybrid Bonding）等技术，已实现芯片互联密度的指数级提升，而英特尔的Foveros、EMIB等技术也在高算力场景中广泛应用。

行业数据进一步印证了HI的增长潜力。据Yole 2025年报告显示，2024年全球先进封装市场规模达510亿美元（占整体封装市场的48%），而其中以2.5D/3D和扇出型封装为主的异构集成贡献了37.2%的收入，2025-2030年的CAGR将达到13%，远超先进封装整体7.3%的增速。“如果说先进封装是半导体产业的‘第二增长曲线’，那么HI就是这条曲线的核心引擎。”薛晗宸强调，未来5年，随着AI芯片算力需求每3.5个月翻倍，HI技术将向“更小键合间距（<10 微米）、更高互联密度（1000万/平方毫米）、更低功耗（0.05皮焦/比特）”方向突破，成为支撑AI大模型、自动驾驶、量子计算等前沿领域的关键技术。

AI时代先进封装异构集成的两大基石：CoWoS与HBM

在AI驱动的先进封装技术中，哪些方向最值得关注？薛晗宸将焦点集中在“晶圆级系统集成（CoWoS）”与“高带宽内存（HBM）”两大技术上，并将其称为“AI芯片释放算力的‘双基石’”。

CoWoS技术通过将裸芯、晶圆与基板集成，解决了大尺寸、高算力芯片的散热与互联难题。薛晗宸以AMD数据中心APU（MI300）和英特尔HPC加速器（Ponte Vecchio）为例表示，前者采用台积电CoWoS-S架构，集成了21组“芯粒（Chiplet）+HBM”，包括3个CPU芯粒、6个GPU芯粒通过Hybrid Bond集成成的4颗SoIC及8组HBM3内存，总键次数超过118次；后者则通过Foveros与Co-EMIB技术，实现了47个“瓦片（Tiles）+HBM”的集成，配合埋桥的动作总贴片次数也达到了111次。“这些案例证明，2.5D异构集成已成为AI训练芯片的‘标配’，尤其是CoWoS架构，2024年全球CoWoS产能需求同比增长超50%，预计2026年仍将处于供不应求状态。”

而HBM作为与CoWoS协同的关键技术，通过3D堆叠内存芯片，将内存带宽提升至传统DDR的5倍以上，同时降低功耗30%。薛晗宸指出，随着AI大模型参数规模突破万亿级，“内存墙”已成为制约算力释放的核心瓶颈，而HBM与CoWoS的结合，可实现“算力与带宽的同步升级”。目前，HBM已从HBM2e向HBM3演进，单颗HBM芯片容量突破16GB，未来将向32GB、64GB升级，而ASMPT的FIREBIRD TCB系列设备已实现对HBM3的量产支持。全球部署总量超500台，广泛应用于CPU、GPU及HBM等场景。

除了对半导体芯片制造和封装技术的影响，AI时代还对闪存和光通信市场产生了深远影响。薛晗宸提到，由于AI数据中心对存储容量和读写速度的高要求，NAND闪存市场在2025年9月迎来了价格大幅上涨，预计到2026年将出现NAND短缺的情况。同时，随着AI训练和推理任务的不断增长，数据中心内部的流量也急剧上升，这促使光通信模块市场快速发展，特别是800G和1.6T光模块的出货量预计将呈现爆发式增长，推动行业向着更前沿的共封装光学技术演进。这些市场变化为半导体和光通信企业带来了新的机遇和挑战，促使它们加快技术创新和产品升级步伐，以满足AI时代对高性能存储和光通信的需求。

ASMPT全栈解决方案：从技术突破到本土化落地

面对AI时代先进封装的技术需求，作为全球封装设备龙头的ASMPT如何赋能产业？薛晗宸详细介绍了公司的“全栈式解决方案”，覆盖从电镀、晶圆切割到芯片键合的全环节，其中三大产品系列尤为关键：

一是NUCLEUS系列扇出型封装设备，可满足从移动终端到HPC的多场景需求；二是FIREBIRD TCB系列热压焊接设备，支持领先世界的无助焊剂键合技术，推动热压键合实现间距小至10微米甚至更低的精细凸点间距互联，是HBM与CoWoS量产的核心设备；三是LithoBolt系列混合键合设备，通过自主研发的D2W（芯片到晶圆）混合键合技术，实现互联密度向1000万/平方毫米突破，键合间距最小可达1微米，为3DIC以及HBM的下一代技术发展奠定基础。

“技术的价值最终要落地到产业生态中。”薛晗宸特别强调了ASMPT在中国的本土化战略，作为ASMPT在中国市场的独立品牌，奥芯明承载着将全球领先技术与本土化创新深度融合的使命。目前，奥芯明已在上海临港设立近7000平方米的先进封装研发中心，本土研发制造产品超20款，拥有650余名员工，其中研发人员占比超24%，并在全国设立10个服务点，配备500余名技术专家。同时，公司已与20余家中国本土产业链企业达成深度合作，覆盖基板、材料、测试等环节，推动 “供应链本土化、人才本土化、技术本土化”。“大湾区是中国半导体产业的核心阵地，奥芯明将持续扎根这里，与本土企业协同创新，共同推动中国‘芯’的先进封装能力升级。”他强调。

展望：AI与先进封装的“双向奔赴”

演讲最后，薛晗宸对半导体产业的未来趋势进行了展望。随着AI从“通用大模型”向“行业大模型”渗透，半导体应用将进一步细分，而先进封装将向“更集成、更高效、更绿色”方向发展 —— 例如，光电共封/光互联（CPO/OIO）技术将解决数据中心的“功耗墙”，车载先进封装将支撑自动驾驶L4/L5级需求，而混合键合与3D堆叠将实现“芯片即系统”的终极目标。

“AI驱动先进封装变革，先进封装反过来又支撑AI突破极限，这种‘双向奔赴’将定义未来10年的半导体产业。”薛晗宸表示，奥芯明将以“赋能中国芯”为使命，持续投入研发更先进的封装技术，推动技术创新与本土化落地，与产业一道，共建开放、协同、高效的半导体生态，为全球AI产业发展贡献“中国方案”。