高端示波器的技术法宝-TIS

前几年的时候，有一家互联网公司刚刚开始投入硬件研发，就觉得做硬件需要太多的投入了，看到动不动都就要买一堆上百万的仿真工具和测试测量工具。确实，硬件产品不像软件产品一样，只要一台好一点的笔记本电脑就开始干活和仿真，初期的时候顶多租个好点的服务器。但是，任何一款顶级的硬件产品都不是随随便便拿个万用表就能做出来的，更别说数据中心级别的产品。

示波器常常被比喻为“工程师的眼睛”，工程师们都希望有一双好的“眼睛”，能看清楚每一个信号的波形的真实情况。

示波器的带宽、采样率是评估示波器的2大核心指标。除此之外，还有一些诸如存储深度、分辨率、系统的上升时间、抖动、底噪的指标，以及一些高级的功能，如触发系统、去嵌、频域转换、协议解码、总线应用，等等。

本文我和大家一起简单来谈一谈采样率这个指标。示波器的采样率直观的来讲就是ADC的采样率。下面我来先看一个案例。

想象你要拍一只高速飞驰的蜂鸟，每秒振翅上千次。普通相机的帧率根本抓不住它的翅膀节奏——模糊成一团。

信号完整性中，当采样率低于所分析信号的最高频率时，就会发生混叠现象，导致高频信号的频率信息被错误地“折叠”到低频区域，与原始低频信号混叠，从而失真。要避免混叠，必须根据奈奎斯特-香农采样定理，确保采样频率至少是信号最高频率的2倍（即fs≥2fmax），且信号采样点要等间距。但在实际应用中，为了更精确地捕捉信号幅值或保留更多频谱信息，通常会选择更高的采样率。那就是说在示波器中，ADC的采样率决定了你能否“冻结”信号的瞬间变化。如果采样率不够，信号也会混叠。

当前信号带宽动辄几十GHz，而单个ADC的物理采样速率受到技术限制（功耗、工艺、噪声、时钟抖动）。比如，单个ADC也许只能做到10 GS/s，但你想要100 GS/s，这时候——物理限制来了。

那么，示波器厂商，尤其是高端示波器的研发就面临一个矛盾：想要更高采样率，单ADC速度上不去；想要更高分辨率，不能让ADC太快，否则噪声、功耗暴涨。

那么有没有什么好的方式来解决这个问题呢？比如，使用多片低采样率的ADC并行分时采样使用来达到高采样率。这其实就是时间交错采样（Time Interleaved Sampling, TIS）。

TIS（Time Interleaved Sampling）架构的基本思想是：“既然一个ADC吃不下全部样本，就让一群ADC轮流吃。”

假设你有4个ADC，每个采样率为10 GS/s，示波器内部让它们错开0.1 ns依次取样：

• ADC1 取第1个样点；
• ADC2 取第2个样点（延迟0.1 ns）；
• ADC3 取第3个样点（再延迟0.1 ns）；
• ADC4 取第4个样点。

如此循环，这4个ADC合起来相当于以40 GS/s 的速率采样同一个信号。

这就是“时间交错”的精髓：时间错开+并行取样=更高等效采样率。

前面所说的示波器采样率的问题，理论上采用TIS 架构完美化解了这个矛盾：

• 用多个较低速的高精度ADC，保持良好动态范围与分辨率；
• 时间错相控制实现更高等效采样率；
• 数字后处理校正每个通道的偏移、增益、相位、时钟抖动误差；
• 拼接后重建出超高速波形。

这就像是一支“交响乐队”：每个ADC演奏不同时间片段，经过混音（数字重建）后，听起来就是一首完整的高分辨率“信号交响曲”。

当然，如果真是这么简单，问题就好解决了，这样做会面临非常严重的一个问题，就是如何让每一颗不同的ADC能非常完美的衔接好，就是类似合唱的时候不混乱。TIS要解决各ADC之间的采样的波形上下起伏带来的增益失配；DC漂移的偏置误差；相位与时钟偏差所导致的高频失真、混叠伪影等问题。采用TIS架构时，校准算法必须在GHz频域内“修剪”每个采样点的微小差异。

总之，TIS结构是一个非常好的解决方案。TIS就像让一群普通工人轮班干活，以团队协作的方式突破个体极限。在示波器中，它让多个ADC在时域中分工合作，从而“拼出”比单个ADC更高的等效采样率。这也是目前很多上100 GS/s 级示波器能诞生的关键技术之一。当然，TIS原理虽然简单，但是成功地实现却并不简单。

文章来源于 信号完整性 ，作者 蒋修国

邀请报名EDA技术大会 11月28日 上海 免费