趋势丨FlipFET技术，开启三维集成新时代

·聚焦:人工智能、芯片等行业

欢迎各位客官关注、转发

前言：

2025年，随着三星3nm、台积电2nm芯片相继落地GAAFET技术，曾被寄予厚望的“全环绕栅极”技术正式从“下一代趋势”转变为“当前主流”。

当业界惯性将目光投向IMEC提出的CFET（互补场效应晶体管）时，北京大学黄如院士团队在VLSI 2025大会发布的FlipFET（倒装堆叠晶体管）技术，以“8层晶体管三维集成、逻辑密度提升3.2倍、功耗降低58%”的突破性成果 。

打破了技术演进的固有路径，不仅成为延续摩尔定律的核心方案，更让中国在先进逻辑器件领域实现从 “跟跑”到“领跑”的关键跨越。

作者| 方文三

图片来源 |网 络

从FinFET到GAA，为何必须突破三维集成？

半导体行业五十余年的发展，本质是“物理极限与性能需求”的持续博弈。每一代晶体管技术的退场，都源于无法突破的物理瓶颈。

2011年英特尔将FinFET商业化后，其“鳍片式立体结构”解决了平面MOSFET的漏电问题，成为16/14nm至5nm制程的绝对主流。

但进入5nm后，鳍片稳定性下降、栅极宽度受限、静电干扰加剧等问题集中爆发，厂商只能通过“局部优化”勉强支撑3nm制程，技术迭代陷入“边际效益递减”困境。

三星3nm、台积电2nm采用的GAAFET，以“全环绕栅极”增强电流控制能力，一定程度缓解了FinFET的瓶颈，但并未突破“平面集成”的本质逻辑。

当制程向1nm及以下推进，“在更小空间容纳更多晶体管”的核心需求，迫使行业必须从“平面微缩”转向“三维集成”，这也是CFET与FlipFET竞争的底层动因。

传统三维集成思路试图通过“垂直堆叠”提升密度，但面临“层间对齐精度要求极高、高温工艺限制材料选择、固定结构难以适配多场景”等问题，陷入“性能提升伴随成本指数级增长”的死循环。

FlipFET的价值，正在于找到兼顾三者的最优解。

为何曾被看好的技术难成主流？

IMEC于2018年提出的CFET，曾因“垂直堆叠n/p晶体管、共享栅极”的设计，被台积电、三星等巨头视为1nm以下制程的“标准答案”，但其固有缺陷从诞生之初就注定了落地难题。

CFET需在同一晶圆上完成多层n型、p型晶体管的垂直堆叠，层间对齐精度要求控制在几纳米内。

一旦出现微小偏差，就会导致晶体管电阻激增、性能暴跌。

当前行业最先进的光刻技术，也难以稳定实现大规模量产所需的对齐精度，这意味着CFET的“良率成本比”极难平衡。

CFET的堆叠结构会形成多条漏电流路径，即便采用先进的绝缘材料，漏电流仍比平面结构高30%以上，直接导致芯片功耗上升。

对于追求“低功耗”的移动端、AI芯片而言，这一缺陷足以使其失去竞争力。

并且CFET的堆叠过程需要多次高温沉积、蚀刻工艺，而当前芯片制造中广泛应用的铜互连技术，在高温下易出现扩散、氧化问题。

若为适配CFET更换互连材料，不仅需重建整条产线，还将推高成本，违背半导体“降本增效”的底层逻辑。

FlipFET的“颠覆性创新”

北京大学团队提出的FlipFET，并非对CFET的“局部改进”，而是通过“双面有源区+倒装+背靠背自对准”的全新设计，从根本上重构了三维集成的技术路径，其核心优势体现在对四大行业痛点的精准破解。

FlipFET摒弃CFET的“同一晶圆垂直堆叠”思路，采用“双晶圆键合+翻转减薄”工艺。

先在正面晶圆制造n型晶体管，再将背面晶圆键合后翻转、减薄，在背面制造p型晶体管。

通过“平面分布+双面布局”，既实现了n/p晶体管的高密度集成，又避免了垂直堆叠带来的漏电流与对齐难题。

FlipFET通过“自对准有源区”技术，让晶体管关键结构实现“自动对齐”，大幅降低对光刻精度的依赖；

同时引入“背面光刻校正”，可实时修正制造偏差，将关键对齐误差控制在10纳米以内（远低于CFET的5纳米要求），良率提升潜力显著。

FlipFET的制造全程采用低于400℃的低温工艺，完美兼容当前主流的铜互连技术，无需更换材料或重建产线。

这意味着厂商无需承担巨额升级成本，即可实现技术迭代，极大降低了商业化落地的门槛。

与CFET“固定堆叠结构”不同，FlipFET支持“按需调整”，既可以适配FinFET的鳍片结构，也能兼容下一代GAA纳米片；

既适用于追求高密度的AI芯片，也能满足低功耗的移动端芯片需求。这种“通用性”使其成为比CFET更具生命力的技术方案。

从“实验室”走向“量产线”

尽管FlipFET展现出巨大潜力，但从实验室成果到大规模量产，仍需跨越三道关键门槛。

FlipFET的“双晶圆键合+翻转减薄”工艺，在实验室小面积硅片上已验证可行，但要实现12英寸晶圆的大规模生产，需解决“大面积键合无气泡”“减薄后晶圆不易破碎”等问题，这对设备精度与工艺稳定性提出极高要求。

由于晶圆背面的平整度、杂质含量与正面存在差异，背面制造的p型晶体管可能出现性能波动。如何通过工艺优化，实现正反面器件性能的高度一致，是确保芯片整体可靠性的关键。

FlipFET的量产需要上下游产业链配合，设备厂商需开发专用的晶圆翻转、背面光刻设备。

EDA厂商需开发针对双面器件的设计软件，只有形成完整的产业链生态，FlipFET才能真正实现商业化落地。

结尾：

从FinFET到GAA，再到FlipFET的突破性创新，半导体行业的技术迭代始终遵循“突破物理极限、平衡性能与成本”的核心逻辑。

FlipFET以“双面集成”重构三维集成思路，不仅为1nm及以下制程提供了可行方案，更让中国在全球半导体竞争中实现了从“跟跑”到“领跑”的历史性跨越。

未来，随着技术成熟与产业链完善，FlipFET有望成为下一代半导体技术的主流标准，推动全球半导体产业进入“三维集成”的全新时代。

内容参考来源于：半导体产业纵横：中国FlipFET技术，颠覆芯片；晶扬电子：科技前沿 | 从FinFET到Flip FET：三维晶体管中国方案登场；突破性技术！英特尔18A工艺如何引领半导体新纪元？

本公众号所刊发稿件及图片来源于网络，仅用于交流使用，如有侵权请联系回复，我们收到信息后会在24小时内处理。

请务必注明：

「姓名 + 公司 + 合作需求」