破解先进封装与数字测试双重挑战 爱德万测试亮相西门子EDA Forum

在芯片设计与制造日益复杂的今天，测试技术正面临前所未有的挑战。如何在保证测试精度的同时提升效率，成为整个半导体产业链关注的焦点。作为技术先锋，爱德万测试将于8月28日亮相西门子EDA Forum 2025，展示前沿的测试技术与创新解决方案，助力业界共同迎接下一代智能芯片的挑战。

与爱德万测试面对面

时间：2025年8月28日（周四）

地点：上海鲁能JW万豪侯爵酒店（浦东新区浦明路988号）

立即报名：Siemens EDA Forum 2025

技术专家解析

聚焦测试领域前沿，爱德万测试将带来主题演讲

制造与测试分会场

Advantest与Tessent在尖端测试技术领域的合作

晏泽昕

爱德万测试数字业务开发经理

展台亮点抢先看

同步亮相两大核心主题，现场了解测试方案

V93000 EXA Scale高速Scan方案

随着高性能芯片采用更复杂的设计与先进封装，测试环节面临前所未有的技术挑战：测试数据量激增、多核并行测试难度加大……这些问题不仅影响芯片良率，还可能推高量产成本、延迟产品上市。

Advantest V93000 EXA Scale平台与Siemens Tessent SSN架构联合赋能的高速Scan测试解决方案, 全面提升芯片量产阶段的Scan测试效率与精度。

EXA Scale 高速Scan方案技术亮点

1.PS5000板卡5Gbps高速能力

支持高速窄总线(1.6Gbps至3.2Gbps)，显著缩短测试时间。

2.多核并行测试支持

支持On-Tester Compare与On-Chip Compare两大测试模式，帮助客户高效完成多核并行、高速Scan验证。

3.精准Fail定位与分析

平台可自动采集Fail Cycle并完成核心映射与结构化输出。灵活配置，实现逐核诊断（PerCoreDiagnostic）助力快速诊断与Debug。

4.兼容传统DFT流程，构建EDA与ATE闭环协同

实现设计与测试的高效闭环。确保了SSN测试在高速、高并发的同时，仍能保持与传统DFT流程的兼容性，极大简化了设计与测试之间的协同工作。

SiConic解决方案

SiConic介绍

Advantest SiConic：可扩展的生态系统，在统一、自动化和多功能的环境中为Design Verification和Silicon Validation团队提供支持，重新定义Silicon Validation：适用于当下 SoC 的无缝、可扩展和高效的解决方案。从设备bring-up到跨不同 SoC/IP 配置、流程和测试条件的全面数据收集和分析：SiConic 确保无缝且可靠的 Sign-Off 路径。

SiConic功能

Validation方案：

EDA到芯片实测的桥梁

Test Engineering方案：

通过HSIO提前验证DFT内容

全面的硅后验证环境，可实现完美设置、高效数据收集和交互式分析；并且支持高带宽数据传输、控制接口和 GPIO 的多功能Bench设备。

SiConic-Explorer：

一站式芯片bring-up和validation工具

SiConic-Link：

用于自动硅后验证的多功能、可靠的Bench设备

SiConic四大亮点

1.即插即用，调试秒启动

无需冗长的数据转换，DV与SV工程师可协同操作，调试时间从一天缩短至一小时。

2.SoC/IP实时配置与监控

支持芯片上动态配置与行为监控，快速验证流片后的系统功能。

3.数据可视化，决策更清晰

实时生成图表与可操作数据，直观呈现系统状态，引导团队优化性能。

4.自动化测试集，全面覆盖

支持多种配置与工艺场景的数据采集与分析，提升签核可靠性，降低认知门槛。