广东
芯榜消息：
业内消息，新思科技、Cadence、西门子三大 EDA巨头与三星（同时官宣）在先进工艺节点达成合作。
新思、Cadence、西门子与三星在先进工艺合作： 新思以 3DIC 和 AI 流程认证显技术领先，Cadence 凭多年 IP 协议及全流程工具占商业优势，西门子获多工艺认证并联合开发方案。三方从不同维度影响 EDA 市场，推动行业向 AI 和 3D 封装时代迈进，为三星芯片布局铺路。
1、新思科技凭借三星 SF2 工艺和 I-CubeS 封装技术完成 HBM3 流片，设计周期缩短 10 倍、信号完整性提 6%，验证 3DIC Compiler 性能，且 AI 驱动流程通过 SF2P 工艺认证，扩展关键接口 IP 组合。
三星Foundry设计技术团队负责人表示：“通过新思科技的3DIC Compiler和IP组合，我们正加速推动高性能、低功耗多芯片系统设计的落地。”
2、Cadence 与三星签多年 IP 授权协议，覆盖多工艺节点，支持 AI 数据中心等领域，完成 SF2P 数字全流程认证，实现 4nm 模拟 IP 到 2nm 迁移，其 AI 工具在 CPU 设计中 IR-drop 违规修复率达 90%。
Cadence硅解决方案业务负责人表示：“我们的全面IP、子系统和chiplet组合正在帮助客户更快实现SoC和3DIC量产。”
3、西门子 EDA 获多款产品在三星 14nm-2nm 工艺认证，与三星联合开发功耗完整性等新解决方案。
三星Foundry PDK负责人表示：“西门子持续为我们生态系统提供功能增强，双方不仅限于产品认证，更在多个EDA核心方向共创差异化解决方案。”
- End -
AI 浪潮席卷而来，你准备好了吗？
7 月 12 日苏州 ICDIA 2025 创芯展 AI 开发者大会，破解工程化难题，预见未来蓝海！摩尔线程等大咖分享，速来抢占先机，扫码报名。
RISC-V 2030 研究报告
芯榜正撰写《RISC-V 2030 研究报告》白皮书，意义重大，诚邀企业加入共构生态。RISC-V 是中国打破芯片技术封锁、实现自主可控的关键，可降企研发成本。有意者加微信 105887（注明 RISC-V）共筑未来。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
