Intel Foundry说明先进封装技术 更具弹性与价格优势的半导体封装

先进封装技术能将多种小芯片或裸晶封装为单一实体芯片，有助于打造功能更复杂的芯片。通过EMIB 3.5D封装集成5种不同制程节点47个小芯片的Data Center GPU Max系列SoC为Intel Foundry的技术结晶。Intel表示由2017年Kaby Lake G系列处理器采用的EMIB 2.5D封装进入先进封装时代。Intel Foundry提供多种不同先进封装技术。EMIB 2.5D封装技术能让多个小芯片在同一平面上“左右摆放”，并通过封装基板的嵌入式晶体硅桥接器相互联接。Foveros 2.5D与3D能将多个裸晶或模块以“上下堆栈”方式连接到基底裸晶并封装为单一芯片EMIB 3.5D进一步在EMIB 2.5D的基础导入Foveros的立体空间“上下堆栈”。Foveros Direct 3D采用Cu-to-Cu键结技术，能够提高接点密度并提高小芯片之间互联的带宽。先进封装技术具有低成本、高良率、快速生产周期、更复杂设计、多样供应链等优势。从右半上侧的2个圆型可以看到，使用EMIB技术搭配小芯片切割可以达到90%芯片利用率，而使用单一裸晶较大的传统封装则只有60%芯片利用率。另一方面因为EMIB不需芯片级封装流程而可以缩短生产周期。Intel Foundry强调自己具有业界领先地位的2.5D封装产能，且所有Foveros与EMIB皆在美国本土生产。Intel Foundry也提供裸晶测试服务，协助客户提高良率并节省成本。Intel Foundry先进封装具有多重优势，包含裸晶测试、多种封装技术选择、大尺寸封装、丰富EDA辅助设计工具与开发工具协助等等。Intel Foundry表示自家先进封装技术能够满足高性能计算与AI运算的芯片需求，并提供即用服务（Turnkey）解决方案。Intel Foundry先进封装技术的客户包括Cisco、ASW（Amazon Web Services，亚马逊云计算服务）、美国国防部等。

Intel Foundry于先进封装策略线上说明会中解说EMIB 2.5D、EMIB 3.5D、Foveros 2.5D/3D、Foveros Direct 3D等多种先进封装技术之特色与优势，满足AI时代的高端芯片需求。

Intel Foundry（英特尔芯片代工）于先进封装策略线上说明会中解释多种不同封装技术的差异，并邀请Intel Foundry先进封装副总裁Mark Gardener以及架构、设计暨技术解决方案副总裁Lalitha Immaneni说明如何通过封装技术满足AI时代下的灵活设计和产品开发需求。

Mark Gardener说明芯片的封装发展过程中，系统单芯片（System on Chip）将多种不同功能的组件或区块放在单一芯片上，虽然能提供多种功能，但是功耗上限与资流量受到较大限制，且整颗芯片需要使用单一制程一次生产。

而小芯片技术（System of Chips、Chiplet）则能将多个不同制程甚至不同芯片厂生产的小芯片或裸晶（Die）封装为单一实体芯片，不但能够带来更高的设计与成本管控弹性，也具有较高的功耗上限与资流量，适合功能日益复杂的AI运算之GPU（图形处理器）或加速器芯片。

EMIB为Embedded Multi-die Interconnect Bridge（嵌入式多裸晶互联桥接）之缩写，EMIB 2.5D封装技术能让多个小芯片在同一平面上“左右摆放”，并通过封装基板（Substrate）的嵌入式晶体硅桥接器相互联接，并封装为单一芯片，适用于逻辑芯片之间互联或逻辑芯片与高带宽内存（HBM）互联，以高性能、低成本的方式连接多个小芯片。例如2017年推出集成Intel处理器核心与AMD Radeon RX Vega M GL内置显示芯片的Kaby Lake G系列处理器就是使用EMIB 2.5D封装。

Foveros 2.5D与3D则是业界首款3D堆栈解决方案，能将多个裸晶或模块以“上下堆栈”方式连接到基底裸晶（Base Die），由基底裸晶提供互联，然后封装为单一芯片。例如代号为Lakefield的Core i5-L16G7等处理器，以及代号为Meteor Lake的1系列Core Ultra处理器都是采用这项技术。

EMIB 3.5D进一步在EMIB 2.5D的基础导入Foveros的立体空间“上下堆栈”的特色，能够支持灵活集成多种芯片的异质系统，打造功能更复杂的芯片。例如代号为Ponte Vecchio的Data Center GPU Max系列SoC通过EMIB 3.5D封装集成5种不同制程节点47个小芯片与模块（Tile），整颗芯片总共有超过1000亿个晶体管。

Foveros Direct 3D则是使用铜线间距更小的Cu-to-Cu键结（第1代铜线间距为9 um，第2代将缩小为3 um），将个别小芯片的铜线以热压缩方式与芯片连接，或是直接让整个芯片彼此堆栈连接，能够提高接点密度，进而提高小芯片之间互联的带宽。预计于2026年上半推出代号为Clearwater Forest的第7代Xeon可扩展处理器首度采用。

先进封装技术对于芯片的整体良率与成本也有所帮助。相较于单一裸晶较大的传统封装芯片，先进封装技术使用的小芯片尺寸较小，芯片切割的利用率比较高，降低废料比例。

在瑕疵是随机出现的前提下，传统封装较大的裸晶也代表着出现瑕疵的机率比较高，当瑕疵出现就会因无法通过测试而让整颗芯片成为废品。小芯片则因尺寸较小，出现瑕疵的机率比较低，而且万一真的出现瑕疵，也可在测试过程中筛选掉，并只取通过测试的小芯片封装为芯片，降低废品比例进而改善整体良率。

另一方面，先进封装技术也能将多种不同制程节点或是芯片厂生产的小芯片或裸晶封装为单一芯片，提高设计弹性。同时也可在不同芯片或下代产品共享部分设计，加快产品开发流程。

Intel Foundry预计于2025年4月29日举办Direct Connect 2025大会，届时将会带来更多芯片代工与制程、封装技术的资讯，请读者持续关注我们的报道。

#封装技术# #半导体封装# #半导体# #英特尔# #堆栈# #芯片# #半导体产业#