量子计算机纠错效率提升！亚马逊研究团队如何驯服“薛定谔的猫”

2025年2月，亚马逊量子计算团队在《自然》杂志发表了一项里程碑式研究：他们首次将“猫量子比特” （cat qubit） 与外层重复码结合，实现了硬件效率更高的量子纠错方案。这项成果为解决量子计算中最棘手的噪声问题提供了新思路，有望大幅降低量子计算机的硬件成本。

▲图源：Nature

量子计算机的核心优势源于量子叠加和纠缠，但脆弱的量子态极易受环境干扰，导致计算错误。目前，量子比特的物理错误率仍比实用化要求高出约9个数量级。为解决这一问题，量子纠错（QEC）通过冗余编码将逻辑比特分散到多个物理比特中，理论上可指数级抑制错误。然而，传统纠错方法（如表面码）需要数千甚至数百万个物理比特，硬件成本极高。

亚马逊团队另辟蹊径，选择“玻色子猫量子比特”作为突破口。猫量子比特将信息编码在光子的“猫态”（如同时存在与不存在的叠加态），利用无限维希尔伯特空间天然抑制比特翻转错误，同时通过外层重复码纠正残留的相位翻转错误。这种“分层保护”策略有望显著降低纠错所需的物理比特数量。

尽管猫量子比特在理论上具有优势，如何驯服“薛定谔的猫”却面临多重挑战。

其一是如何把握“猫态稳定性”。猫态对光子数极其敏感，单光子损失或热噪声会导致相位翻转。团队通过“双光子耗散稳定技术”，将猫态约束在特定流形内，实验中比特翻转时间随光子数增加呈指数级延长（如光子数|α|²=2时，比特翻转时间超1毫秒）。

其二如何设计高效“纠错操作”。纠错需测量“综合征”（syndrome），即相邻猫比特的奇偶性。团队设计了“噪声偏置CX门”，利用辅助transmon量子比特实现高保真度操作，同时通过χ匹配技术降低辅助比特衰减对猫比特的影响。

其三如何协同“多层编码”。外层重复码（d=5）需要在5个猫比特间同步纠错。团队通过微加工超导电路，实现了5个存储模式与4个辅助transmon的精确耦合，并优化了纠错周期（2.8微秒）以平衡效率与误差积累。

亚马逊团队首次将猫量子比特的物理层错误抑制与外层编码纠错结合，实现了距离d=5的逻辑比特存储，逻辑错误率低至1.65%，优于传统表面码的早期实验结果。通过优化CX门设计和双光子耗散，在纠错过程中维持了超过25倍的噪声偏置（比特翻转错误率远低于相位翻转），即使增加编码距离也未显著恶化性能。通过平面微加工技术实现5量子比特电路，为规模化扩展奠定基础。理论预测，未来采用优化的d=11重复码，逻辑错误率可降至10⁻⁵量级。

▲图源：Amazon

亚马逊团队的“猫量子比特+重复码”方案为量子计算的纠错难题提供了新路径。随着硬件技术的迭代和编码策略的优化，未来量子计算机有望在保持高可靠性的同时，大幅降低体积和成本。这一突破不仅是亚马逊在量子领域的重要里程碑，也为全球量子计算竞赛注入了新动能。

论文链接：