SRAM，还没死

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容编译自IEEE，谢谢。

上周，在IEEE 国际固态电路会议 (ISSCC) 上，先进芯片制造领域的两大竞争对手英特尔和台积电详细介绍了使用其最新技术英特尔 18z和台积电 N2构建的关键存储器电路SRAM的功能。多年来，芯片制造商不断缩小电路尺寸的能力已经放缓——但缩小由大量存储单元和支持电路组成的SRAM尤其困难。

这两家公司最密集的 SRAM 块提供 38.1 兆比特/平方毫米，使用的存储单元为 0.021 平方微米。英特尔的密度提高了 23% ，台积电提高了 12% 。有点令人惊讶的是，同一天上午，Synopsys公布了一种 SRAM 设计，它使用上一代晶体管实现了相同的密度，但运行速度不到上一代的一半。

英特尔和台积电的技术是两家公司首次使用一种名为纳米片的新型晶体管架构。（三星在前一代技术上过渡到了纳米片。）在前几代技术中，电流通过鳍状通道区域流过晶体管。这种设计意味着，要增加晶体管可驱动的电流（从而使电路运行得更快或涉及更长的互连），需要在设备中添加更多的鳍片。纳米片设备取消了鳍片，用一堆硅带取而代之。重要的是，这些纳米片的宽度可以根据设备进行调整，因此可以更灵活地增加电流。

内存咨询公司 Objective Analysis 的首席分析师Jim Handy表示：“纳米片似乎可以让 SRAM 比其他代产品具有更好的扩展性。”

柔性晶体管可制造更小、更好的 SRAM

SRAM 单元在六晶体管电路中存储一个位。但这些晶体管并不完全相同，因为它们对晶体管有不同的要求。在基于 FinFET 的单元中，这可能意味着构建两对各有两个鳍片的器件，其余两个晶体管各有一个鳍片。

台积电高级总监兼 IEEE 院士张宗勇(Tsung-Yung Jonathan Chang)表示，纳米片器件“在 SRAM 单元尺寸方面提供了更大的灵活性”。晶体管之间的意外差异较少他表示，纳米片的品质可以提高 SRAM 的低压性能。

两家公司的工程师都充分利用了纳米片晶体管的灵活性。对于之前称为下拉和传输门晶体管的双鳍片器件，纳米片器件在物理上可能比它们所取代的两个独立鳍片更窄。但由于纳米片堆栈的总硅面积更大，因此可以驱动更多电流。对于英特尔来说，这意味着单元面积最多可减少 23%。

英特尔详细介绍了两种版本的内存电路，一种是高密度版本，另一种是高电流版本，后者充分利用了纳米片的灵活性。在FinFET设计中，传输门和下拉晶体管具有相同数量的鳍片，但纳米片允许英特尔将下拉晶体管做得比传输门器件更宽，从而降低最低工作电压。

除了纳米片晶体管之外，英特尔 18a 还是首个包含背面供电网络的技术。在 18a 之前，供电互连（通常较厚）和信号传输互连（更细）都是在硅片上方构建的。背面供电将电源互连移至硅片下方，这样它们可以更大、电阻更小，通过穿过硅片的垂直连接为电路供电。该方案还为信号互连释放了空间。

然而，英特尔技术主管兼经理王晓飞在ISSCC上告诉工程师们，背面电源无助于缩小 SRAM 位单元本身。事实上，在单元内使用背面电源会使其面积扩大 10%，他说。因此，英特尔团队将其限制在外围电路和位单元阵列的周边。在前者中，它有助于缩小电路，因为工程师能够在 SRAM 单元下方构建一个关键电容器。

台积电尚未转向背面供电。但它能够仅从纳米片晶体管中提取有用的电路级改进。由于晶体管的灵活性，台积电工程师能够延长位线的长度，位线是单元写入和读取的连接。更长的位线连接更多的 SRAM 单元，意味着内存需要更少的外围电路，从而缩小整体面积。

“通常情况下，位线会停留在 256 位一段时间，”Chang 说道。“对于 N2……我们可以将其扩展到 512。这样可以将密度提高近 10%。”

Synopsys压缩 SRAM 电路

Synopsys 销售电子设计自动化工具和电路设计，工程师购买这些工具和电路设计后将其集成到自己的系统中。该公司的密度与台积电和英特尔大致相同，但采用的是当今最先进的 FinFET 技术 3 纳米。该公司的密度增益主要来自控制 SRAM 阵列本身的外围电路，具体来说是所谓的接口双轨架构与扩展范围电平转换器相结合。

为了节省电力，特别是在移动处理器中，设计人员已经开始以不同的电压驱动 SRAM 阵列和外围电路，Synopsys 产品管理高级总监Rahul Thukral。它被称为双轨，意味着外围设备可以在需要时以低电压运行，而 SRAM 位单元则以更高的电压运行，从而降低了它们丢失位的可能性。

但这意味着 SRAM 单元中代表 1 和 0 的电压与外围电压不匹配。因此，设计人员采用了称为电平移位器的电路来进行补偿。

Synopsys 的新型 SRAM 通过将电平移位器电路放置在外围接口处（而不是单元阵列深处）并缩小电路尺寸，提高了内存密度。该公司所称的“扩展范围电平移位器”将更多功能集成到电路中，同时使用鳍片更少的FinFET，从而实现整体更紧凑的 SRAM。

但图克拉尔表示，密度并不是它的唯一优势。“它允许两个轨道相距很远，”他指的是位单元电压和外围电压。位单元的电压可以在 540 毫伏到 1.4 伏之间，而外围电压可以低至 380 毫伏。他说，这种电压差使 SRAM 能够表现良好，同时最大限度地降低功耗。“当你把它降到非常非常低的电压时……它会大大降低功耗，这正是当今人工智能世界所喜欢的，”他说。

当被问及类似的电路设计是否可以在未来的纳米片技术中缩小 SRAM 时，Thukral 说：“答案是 100％可以。”

尽管 Synopsys 在密度上与 TSMC 和 Intel 不相上下，但其产品运行速度却要慢得多。Synopsys SRAM 的最大速度为 2.3 GHz，而 TSMC SRAM 的最快版本为 4.2 GHz，Intel 的版本为 5.6 GHz。

More Than Moore 首席分析师Ian Cutress表示：“Synopsys 能够在 3 nm 上达到同样的密度，这令人印象深刻，而且从长远来看，这一频率对于该节点的大众市场硅片来说至关重要。” “它还展示了工艺节点很少是静态的，而且 SRAM 等新型密集设计仍在不断涌现。”

https://spectrum.ieee.org/sram-intel-tsmc

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4048期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦