上海
（本篇文章共1397字，阅读时间约3分钟）
2022年3月，Chiplet的高速互联标准——UCIe（UniversalChiplet Interconnect Express，通用芯粒互联技术）正式推出，旨在芯片封装层面确立互联互通的统一标准，打造一个开放性的 Chiplet 生态系统。在解决Chiplet标准化方面具有划时代意义。那么，以Chiplet为主的先进封装到底给行业带来了什么样的挑战和机遇，这是半导体行业中常说常新的话题。上海芯和半导体联合创始人凌峰博士就此问题带来了他们的回答。他认为，先进封装将给中国EDA企业提供一个弯道超车的机会。
Chiplet发展的背景
从单芯片Soc到2.5D/3D多芯片的Chiplet是行业的趋势，先进封装是当中的核心元素。因为把Soc分成Chiplet,最终要靠先进封装把它合起来。在这一过程中，EDA面临着非常大的挑战。但这也为新进入这一领域的企业提供了非常好的契机。这一新的领域，将给中国的EDA企业提供了一个“弯道超车”的机会。
在当前单芯片SoC微缩技术已接近极限。摩尔定律放缓，经济优势也逐渐消失。从28纳米到7纳米，一颗7纳米的芯片的成本是28纳米的7倍。超高的成本投入对企业是一个巨大的挑战。另外，大芯片所带来的良率问题也越发突出。这也是从单芯片走向Chiplet的主要原因。
因此，过去十年，模块化的SoC Chiplet蓬勃发展，未来的芯片是一堆Chiplet通过异构集成放在一起，由先进封装最终封装在一起。
Chiplet的优势主要在于：更小的芯片，良率的提高，并超越掩膜尺寸的限制。更主要的是，有了Chiplet，我们可以用不同的工艺，某一个功能上最佳节点，同时还可以做到小芯片的复用，并帮助我们实现更优化的性能，以及更低的成本。在Chiplet这条路上，AMD取得了令人瞩目的成功。另一个就是英特尔FPGA Chiplet的成功。
行业发展趋势
据从短期Chiplet技术发展来看，目前国内Chiplet技术基础依然较为薄弱，国内具备量产能力的主要是几家头部封装企业，具有较高的技术壁垒。以Chiplet为代表的先进封装国产化率较低，还处于早期市场阶段。预计在2023年，国内处于第二梯队的封装厂商会加快布局Chiplet技术。随着美国对华技术限制愈演愈烈，会迫使芯片设计厂商转向国内Chiplet供应商，加速国内Chiplet市场发展。
但从长远期Chiplet技术发展来看，在技术定位方面，Chiplet没有办法替代先进制程工艺，未来最尖端的芯片科技主要还是沿着先进制程的方向走的，Chiplet主要是一种更加经济化的补充方案，其核心依然需要基于先进工艺制程的芯片支撑；在产业化方面，Chiplet现阶段依然存在较多问题，首先，Chiplet的当前的技术能力还有待提升，UCIe目前可实现的性能标准与先进制程开发的集成化芯片还有较大差距。其次，Chiplet需要设计工具、芯片设计、晶圆制造、封装测试产业资源紧密协同，其标准协议的制定和全面推广，以及新的产业模式都还需要较长时间。最后，目前具备Chiplet封装工艺能力的厂商不多，工艺成本还依然较高。这些都是Chiplet未来发展需要解决的问题。
芯和解决方案
EDA工具能否顺应现在技术的趋势发展？Chiplet需要一个新的EDA平台，需要实现：
- 架构上，要实现系统级连接、堆栈管理、层次化设计；
- 物理上，要实现协同设计环境、跨领域工程变更、多芯片3D布局规划和布线、统一数据库；
- 分析工具，要实现片上及封装电池分析、芯片封装联合仿真、多物理分析、与布局布线工具无缝集成；
- 验证上，芯片工艺约束、封装制造设计规则、芯片3D组装约束，芯片数据通信协议。
为此，芯和开发了从架构探索到签核全覆盖的2.5D/3D设计平台。该平台具有高度统一、可拓展的数据平台；灵活、高效的工作环境；全面的自动化引擎；全面、先进的分析平台。已被多家行业领先公司采用。
科闻社版权声明：转载时标注原文链接不构成侵权
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
