在台积电的工厂，他们开始了3纳米芯片的试产——计划在一年左右开始量产。与此同时，据当地出版物 Tech Taiwan报道，该公司面临封装芯片工艺流程滞后的问题。
基于 3 纳米工艺技术的芯片将于 2022 年第四季度开始批量生产，客户包括苹果、英特尔、AMD 和高通。然而，在此之前，台积电将不得不克服与芯片封装相关的重大障碍，副总裁 Douglas Yu 告诉该出版物。
据副总裁介绍，台积电使用 3 纳米工艺技术成功地管理了晶体本身的生产，但是，当它们使用中介层和基板封装到一个公共单元时，就遇到了困难。该公司本身认为，随着每一代芯片的推出，触点间距应减少 70%。在制造 3nm 芯片时，显然无法满足这种条件——该公司在缩小小于 2 微米时存在问题，而由于芯片间连接数量的增加，新工艺需要更小的步骤。
该出版物指出，减小接触节距的问题相当普遍，封装技术的改进落后于减小晶体尺寸的进展。台积电及其分包商（该公司委托其封装部分芯片）的设备不允许减小互连间距，因为这需要额外的热晶体堆叠工艺阶段。同时，根据旧技术在 2 微米中使用互连缩放将导致芯片尺寸增加和更高的生产成本，Tech Taiwan 写道。
10月，台积电发布了基于最新技术工艺的芯片生产路线图。按照计划，3nm芯片的出货将在2023年开始。与当今的尖端芯片相比，台积电 N3 技术有望实现高达 10-15% 的性能提升和高达 30% 的功耗降低。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
