AI+新型二维半导体：从集成电路工艺到芯片制造，复旦大学新研究

编辑/凯霞

人工智能和可移动终端的迅猛发展，导致对芯片高算力和低能耗的要求越来越高。而目前集成电路最先进的晶体管沟道长度和厚度开始逐步接近原子尺度，而传统半导体材料已经接近性能极限。

最新的国际器件与系统发展路线（IRDS）就指出，具有原子厚度的二维半导体在未来大规模集成电路中有着巨大的潜力。所以，发展基于二维半导体的新型芯片具有极其重要的战略意义。

以石墨烯为代表的二维层状材料（two-dimensional layered materials，2DLMs）具有独特的电学、光学、力学、热学等性质，在电子、光电子、能源、环境、航空航天等领域具有广阔的应用前景。目前广泛研究的 2DLMs，如石墨烯、氮化硼、过渡金属硫族化合物等。

2DLMs 已被研究了十多年，并展示了其诱人的功能。然而，以往的研究结果还远未达到行业标准。

近年来，复旦大学微电子学院的包文中研究员课题组和周鹏教授团队通过长期合作，在二维半导体材料晶圆级生长、工艺集成、电路设计等集成电路应用方向开展了系统深入的研究。

近日，复旦大学微电子学院研究团队，利用机器学习策略辅助优化了二维半导体增强型顶栅晶体管的制备工艺，并采用工业标准设计流程和工艺进行了晶圆级器件与电路的制造和测试。该工作提出了一种适合学术界探索的二维半导体集成电路工艺优化路线，从而展示了二维材料体系未来的芯片应用前景。

该研究以《Wafer-scale functional circuits based on two dimensional semiconductors with fabrication optimized by machine learning》为题，于 10 月 12 日发表在《Nature Communications》杂志上。

复旦大学微电子学院解玉凤教授、博士生陈新宇和硕士生盛耀晨、唐宏伟为共同第一作者，微电子学院包文中研究员、周鹏教授和信息学院万景研究员为该工作的共同通讯作者。

论文链接：https://www.nature.com/articles/s41467-021-26230-x

二维(2D)半导体具有潜在的应用前景，从主流逻辑电路和模拟电路到柔性电子产品。半导体过渡金属二硫属化物（TMDs）是一系列具有多功能能带结构的二维半导体，其中 MoS2 是 TMDs 研究最广泛的代表。

虽然 2DLMs 的内在优势在超越摩尔的电子应用中很有前景，但要满足大规模电路和系统级应用的严格要求仍具有挑战性，其中主要挑战是晶圆级材料合成和器件加工。

为了实现基于 2D 半导体的复杂级联电路，电压电平匹配和高噪声容限也很重要，因此需要精确控制场效应晶体管 (FET) 的阈值电压 (VT)。

在 TG-FET（顶栅场效应晶体管）制造过程中，所有单独的加工步骤彼此高度耦合，因为任何后续加工步骤都会影响之前的加工步骤，使得二维半导体的加工优化比硅和锗等体半导体的加工优化更复杂。

在这里，研究人员通过利用机器学习算法来评估影响 MoS2 顶栅场效应晶体管电气特性的关键工艺参数来克服这些挑战。

这项研究工作的核心内容是：利用已经积累的较大实验数据样本集，采用机器学习算法进行数据训练，从而识别具有优良器件指标的器件工艺特征。这样通过算法就可以高效地对所有可能的工艺组合进行评估，再辅以工艺专家的经验结合人为设计实验验证，从而进一步提升算法准确率并最终得到最优的工艺组合。

简单来说，就是利用机器学习的高效性来辅助科研人员进行巨量组合的筛选，极大程度地减小科研人员的工作量。而且本工作所采用的机器学习策略具有通用性，其他新型材料也可以利用此策略缩短其器件工艺探究与应用进程，提高科研效率。

机器学习辅助协同优化

图示：构建 MoS2 2D-FET 的综合图。（来源：论文）

快速发展的 ML 技术通常用于有效理解复杂的数学或逻辑模型。ML 已用于许多学科，例如探索新材料，但从未有任何关于使用 ML 优化 2D 设备的工艺模块的报告。在这里，研究人员展示了 ML 可以比传统的工艺优化方法更有效地改进基于新兴半导体的器件的制造工艺。

具体来说，ML 用于了解每个处理步骤对最终设备性能的影响。这对于材料至关重要，例如通过化学气相沉积（CVD）在绝缘基板上生长的 MoS2，这使得每个处理步骤后的器件测量变得困难。

图示：利用优化的二维半导体顶栅工艺制作的各种常见集成电路单元。（来源：论文）

通过算法优化后的晶圆级二维半导体工艺，可以得到兼容性强的增强型顶栅晶体管，并基于此工艺成功演示了各种数字、模拟、存储、光电探测等集成电路单元。

晶圆级制造

为了展示大批量生产的潜力，采用行业标准设计流程和流程的晶圆级测试 FET 阵列和 4 位全加器。在 2 英寸晶圆上制造了 MoS2 TG-FET 阵列和 1 位全加器阵列。

图示：由 MoS2 FET 构建的晶圆级集成电路。（来源：论文）

研究表明，该晶圆级 MoS2 薄膜与优化的器件加工技术相结合，有可能实现工业大批量生产。最后，制作了一个完整的 4 位全加器，由 4 个由 156 个 FET 组成的并行 1 位全加器组成，使用八种输入信号组合测试了 4 位全加器，输出结果表明 4 位全加器表现出正确的逻辑功能和轨到轨转换。因此，证明了 ML 引导的 MoS2 制造技术为构建与当前硅基技术兼容的未来大规模 2D IC 提供了一条潜在途径。

作者表示：「我们的结果可以扩展到其他二维半导体和新兴的新型材料，以减少它们的设备优化负担并缩短学习周期。当然，这种加速方式更适合设备优化的初始阶段。一旦达到一定程度，对器件物理的理解仍需进一步提高。」

利用二维半导体制作的人工神经网络芯片

进一步，研究团队充分利用二维半导体超薄厚度、可调带隙等优势，构建了包含突触权重存储单元、乘加卷积运算单元以及激活函数单元的全二维人工神经网络芯片，「一站式」地突破了二维半导体从器件工艺到芯片制造的困难。

10 月 5 日，工作进展以《An Artificial Neutral Network Chip Based on Two-Dimensional Semiconductor》为题发表于《科学通报》（Science Bulletin）期刊上。

论文链接：https://doi.org/10.1016/j.scib.2021.10.005

包文中研究员、任俊彦教授和周鹏教授为该工作的共同通讯作者。

在这项工作中，研究团队利用 level-62 SPIC E 模型构建晶体管仿真模型，从而对人工神经网络中的模拟电路进行仿真和优化。最终构建了一个可用于未来智能传感应用的人工神经网络芯片。此芯片突破了冯诺依曼架构的限制，与生物神经元类似，具有多个感知「突触」，收集来自传感器的信号。每个突触可以存储和改变感知信号的相应权重，并实现感知信号与权重的乘加运算，然后输入到激活函数电路进行映射与归一化。

最后，该芯片结合片外软件演示了未来基于 MoS2 人工神经网络芯片可实现的触觉盲文分类器，经过权重值优化后的盲文字母识别率达到 97% 以上。

图示：利用二维半导体制作的人工神经网络芯片。（来源；论文）

该研究工作不仅证明了二维半导体在晶圆级集成电路中的优势，而且为其未来在人工智能计算中的应用铺平了道路。

团队未来将继续聚焦于新型二维半导体，深挖其特有属性，往新计算范式、三维集成应用方向探索，进一步推动其在集成电路产业中的实际应用。

参考内容：

https://news.fudan.edu.cn/2021/1013/c5a110237/page.htm

https://2dlab.fudan.edu.cn/46/0f/c18556a411151/page.htm