公布最新技术路线图！长鑫存储计划再建两座 DRAM 晶圆厂

　　据报道，长鑫存储技术有限公司（CXMT）公布了最新的DRAM技术路线图，从其路线规划来看，其研发的产品线包括DDR4、LPDDR4X、DDR5以及 LPDDR5、GDDR6，虽然未公布具体时间节点，但产品发展线路与三星、SK海力士、美光等国际大厂DRAM发展大体一致。

　　目前，全球主要的DRAM厂商三星、SK海力士、美光等采用的是1Znm DRAM技术。其中三星在2019年3月宣布将在下半年采用1Znm工艺技术量产8Gb DDR4，生产率提高20%以上；美光也在8月份大规模生产1Znm 16Gb DDR4产品，SK Hynix也采用第三代10nm级（1znm）工艺开发出了16Gbit DDR4。

　　长鑫存储正在使用其 10G1 技术（19 nm 工艺）来制造 4Gb 和 8Gb DDR4 存储器芯片，目标在 2020 年第一季度将其商业化并投放市场，该技术将用于在 2020下半年制造的LPDDR4X 存储器，虽然在工艺上不及国际DRAM原厂，但差距在一步一步的缩小。

　　长鑫存储还规划将采用10G3（17nm工艺）发展DDR4、LPDDR4X、DDR5以及 LPDDR5产品，采用10G5工艺推出DDR5、LPDDR5以及GDDR6产品，该技术是使用 HKMG 和气隙位线技术，并在未来导入使用柱状电容器、全能栅极晶体管以及极紫外光刻（EUV）工艺。

　　长鑫DRAM技术发展为何如此受关注？

　　DRAM是最常见的系统内存，被喻为连接中央处理器的“数据高速公路”，广泛用于PC、手机、服务器等领域，是集成电路产业产值占比最大的单一芯片品类。中国是DRAM芯片最大的应用市场，然而自主产能却相当匮乏，其产能的95%被韩国三星、海力士、美国美光垄断。长鑫存储的出现填补了国内DRAM的空白，有望突破韩国、美国企业在国际市场的垄断地位。

　　长鑫12英寸存储器晶圆制造基地项目，是中国大陆唯一拥有完整技术、工艺和生产运营团队的DRAM项目，目标是打造设计和制造一体化的内存芯片国产化制造基地，项目于2016年由合肥市产业投资（控股）集团有限公司和北京兆易创新科技股份有限公司合作投资。

　　当时长鑫存储项目与长江存储和福建晋华并称为中国存储产业的三大探路者，备受业界关注。今年9月20日，长鑫存储技术有限公司在大会上宣布：总投资约1500亿元的长鑫存储内存芯片自主制造项目正式投产，其与国际主流动态随机存取存储芯片（DRAM）同步的10纳米级第一代8Gb DDR4在大会上首度亮相，一期设计产能达每月12万片晶圆，首批芯片今年底将会送到客户手中。

　　中国科学技术大学特聘教授陈军宁等业内权威专家表示，长鑫存储正式投产标志我国在内存芯片领域实现量产技术突破，拥有了这一关键战略性元器件的自主产能。

　　长鑫存储技术有限公司董事长兼首席执行官朱一明透露，长鑫存储投产的产品是现在全球市场上的主流产品，另一款供移动终端使用的低功耗产品也即将投产。

　　长鑫已开始DRAM新技术探索

　　长鑫存储副总裁、未来技术评估实验室负责人平尔萱在此前举办的中国闪存技术峰会(CFMS)上的介绍，合肥长鑫基于授权所得的奇梦达相关技术和从全球招揽的极具丰富经验的人才，长鑫存储借助先进的机台已经把原本奇梦达的46纳米DRAM平稳推进到了10纳米级别。公司也开始了在EUV、HKMG和GAA等目前还没有在DRAM上实现的新技术探索。

　　DRAM是有它的极限的。平尔萱博士认为，我们可以通过改进，将极限推迟，如导入EUV及HKMG三极管以缩小线宽及加强外围电路性能，就是DRAM产业的一个选择，这在未来几年将可以维持DRAM技术发展，满足大数据时代的需求。

　　首先在EUV方面，平尔萱博士指出，EUV是继193纳米 Immersion Scanner后又一个光刻机革命。它可满足工艺精准度在持续微缩中不断增加的要求。而DRAM又是一个十分密集堆叠的设计，且对信号要求十分严格，任何小的偏离都会对信号造成损失。那就意味着EUV技术的出现对DRAM技术的延展有很大的作用：如将线宽进一步减少以增加存储密度。

　　“EUV主要是针对阵列。但外围线路的增强及微缩也是近来DRAM技术发展的另一个机会”，平博士补充说。

　　他表示，在DRAM几乎一半的外围线路中，有一半是逻辑线路用的。在过往，这部分的CMOS一直都是用传统的SiON/Poly Si Gate堆栈的。但这个堆栈在32/28纳米阶段碰到了瓶颈：一方面是SiON厚度已到极限，不能再薄了；另一方面，Poly Si作为半导体材料，导电率也不足了，出现了严重的元器件性能不足。如在高端的图显DDR中，芯片性能速度明显不足，这就需要引进更先进的HKMG CMOS提供更好性能。随着DDR5的到来，HKMG CMOS的使用会越来越现实。

　　“由于DRAM制程中有电容这一段，因此HGMG制程的选择需与电容制程匹配。所谓的Gate First制程就可被选择为DRAM逻辑线路CMOS制程”，平博士说。他进一步表示，通过引入HKMG，不但可以推动存储密度进一步提高，接口速度也同步获得了提升。

　　“为了继续发展DRAM技术，我们还需要在新材料、新架构上进行更多探索，并与相关企业进行合作”，平博士说。他指出，回顾过去几十年的DRAM发展，证明IDM是发展DRAM的必然选择，而这正是长鑫存储从一开始建立就坚持的。■

　　（来源：电子发烧友）