【学术论文】一款应用于物联网芯片的皮安级CMOS电压基准源

　　设计了一种应用于物联网芯片的极低功耗电压基准源。由于漏致势垒降低(Drain-Induced Barrier Lowering，DIBL)效应，栅致漏极泄漏(Gate-Induced Drain Leakage，GIDL)效应及栅-漏电容馈通效应的影响，传统的基于MOS管漏电流的皮安级电压基准源虽然可以实现较低的温度系数，但是线性调整率及电源抑制比(Power Supply Rejection Ratio，PSRR)过低，大大限制了其在具有高电源噪声的物联网芯片中的应用。在传统的双MOS管电压基准源基础上，基于0.18 μm CMOS工艺，设计了一种新型的自稳压五MOS管电压基准源。Spectre仿真结果显示，0~120 ℃范围内，该自稳压五MOS管电压基准源的平均温度系数为39.2 ppm/℃；电源电压1.0~2.0 V范围内，该电压基准源的线性调整率为33.4 ppm/V；负载电容3 pF情况下，该电压基准的PSRR性能为-9 dB@0.01 Hz及-62 dB@100 Hz。另外，在该0.18 μm CMOS工艺下，该电压基准的电流消耗仅为59 pA@27 ℃，版图面积仅为5 400 μm2。

　　中文引用格式：周爽，陈新伟. 一款应用于物联网芯片的皮安级CMOS电压基准源[J].电子技术应用，2019，45(11)：42-46.
英文引用格式：Zhou Shuang，Chen Xinwei. A pico-ampere CMOS voltage reference applied in Internet-of-things chips[J]. Application of Electronic Technique，2019，45(11)：42-46.

　　0 引言

　　
近年来，随着物联网(Internet of Things，IoT)设备的快速发展及普及，对于应用于物联网设备的芯片提出了越来越多的设计要求。典型的物联网设备一般由锂电池供电，且为了减小维护成本，通常要求物联网设备具有较高的续航时间，因此超低功耗成为IoT芯片的首要设计目标。IoT芯片通常具有较高的集成度，内部的模拟电路部分通常集成了LDOs(Low Dropout Regulators)、ADCs(Analog-to-Digital Converters)及DACs(Digital-to-Analog Converters)等模块，上述模块通常都需要高精度的电压基准源 [1-2]。 典型的电压基准源为带隙电压基准源，具有良好的工艺稳定性及较低的温度系数 [3-4]。但对于超低功耗物联网芯片而言，带隙基准源内部通常不可避免地使用了低温漂、低单位阻值的多晶硅电阻，从而使得如果需要降低功耗只能增大芯片面积。典型的带隙基准功耗处于微安级 [3-4]。全CMOS电压基准源克服了带隙电压基准源功耗过大的问题，但自偏置电流源使得电流消耗处于纳安级 [5-6]。 近些年文献[7-10]中介绍了几种皮安级的电压基准源。为了分析这几种皮安级电压基准源的原理及优缺点，本文选取了文献[7]中的电路作为典型电路进行分析。文献[7-10]的电路结构及原理基本相同，都是利用不同阈值电压器件的阈值电压差得到基准电压。区别在于文献[7]中采用的是不同栅氧化层厚度的MOS管；文献[8]中的电路采用了自然MOS管（阈值电压约为0）；文献[9]虽然采用的是同一种类型的MOS管，但是利用的是短沟道效应造成的同种类型的MOS管阈值电压不同的特性；文献[10]中控制PMOS的体电压进而改变PMOS管的阈值电压实现了两种PMOS阈值电压不同。文献[7-10]中的电压基准源虽然可以实现较低的温度系数并消耗极低的工作电流，但是对于应用于数模混合集成电路中的基准电压源来说，抑制电源噪声的能力同样重要。对于大信号与小信号电源噪声抑制的能力通常用线性调整率(Line Regulation，LR)与电源抑制比(Power Supply Rejection Ratio，PSRR)来表示。然而，文献[7-10]中，最好的线性调整率为3 100 ppm/V，最好的低频PSRR为-64 dB@≤100 Hz。上述性能对于要求基准电压有高电源抑制能力的系统来说明显不足。针对此问题，本文在上述电路基础上设计了一种新型的自稳压型皮安级电压基准源，可以实现较好的线性调整率与PSRR性能。

　　1 传统2M电压基准

　　
文献[7-10]中给出了四种皮安级电压基准源。这四种电压基准源的工作原理基本相同：都是利用MOS管的漏电流特性实现皮安级的极低工作电流；采用不同阈值电压MOS管的阈值电压差实现相应的基准电压输出。其中以文献[7]中的双MOS管（two-MOSFET，2M）电压基准电路较为典型，因此本节对该电路进行分析。 文献[7]中的2M电压基准电路如图1所示。M N1是栅源短接的对应工艺下的常规阈值电压隔离型NMOS管，M N2是二极管连接的对应工艺下的高阈值电压NMOS管。

　　1.1 温度补偿原理

　　首先分析该2M电压基准的温度补偿原理。对于偏置在亚阈值区的MOS管来说，漏极电流I D与栅源电压V GS之间的关系可以表示为 [8]：其中μ是载流子迁移率，C OX是单位面积的栅氧化层电容，K是MOS管的宽长比，V T=k BT/q是热电势，k B是玻尔兹曼常量，T是绝对温度，q是电子电荷量，V TH是阈值电压，η是亚阈值斜率因子。上述这些参数中，载流子迁移率μ及阈值电压V TH是关于温度的函数，其他参数是基本与温度无关的常量。另外，对于同种工艺下不同阈值电压的MOS器件，这里用V TH1表示常规阈值电压的MOS管，V TH2表示高阈值电压的器件；C OX1与C OX2分别表示常规MOS管与高阈值电压MOS管的单位面积栅氧化层电容；η 1与η 2分别表示常规MOS管与高阈值电压MOS管的亚阈值斜率因子。根据参考文献[8]，当V DS大于200 mV时，由于式(1)中的最后一项造成的误差只有0.03%，因此式(1)可以简化为 [8]：因为极低的工作电流，图1中的M N1与M N2都工作在亚阈值区。忽略寄生二极管的泄漏电流，流过M N1的电流与流过M N2的电流相等，即：

　　1.2 线性调整率与PSRR

　　上述2M电压基准源的线性调整率主要受到以下两个因素影响：(a)漏致势垒降低(Drain-Induced Barrier Lowering，DIBL)效应。相对于大的电源变化来说，输出基准电压的变化可以忽略，因此M N1的漏-源电压变化等价于电源电压变化。由于DIBL效应，工作电流随漏-源电压变化而变化，进而影响基准电压。(b)栅致漏极泄漏(Gate-Induced Drain Leakage，GIDL)效应。图1中M N1栅-源短接，即M N1的栅-漏电压变化与M N1的栅-漏电压变化相同，因此由于GIDL效应，工作电流随漏-源电压变化而变化，进而影响基准电压。图1中的2M电压基准的线性调整率可以用式(9)表示：

　　其中r 1、r 2、c 1及c 2分别为M N1的等效导通电阻、M N2的等效导通电阻、M N1的等效寄生电容、M N2的等效寄生电容与负载电容的总电容。由于M N2为二极管连接方式，通常情况下r 1远大于r 2，因此可以获得不错的低频PSRR。但是在大部分CMOS工艺中，该低频PSRR集中于-40 dB附近 [7-10]。进一步提高低频PSRR的方法可以尝试通过增大MOS管的沟道长度，但是仅能提升若干dB的性能，且版图面积会急剧增加。极点p 1的位置一般高于零点z 1，因此该类型电压基准的PSRR在高频范围内会恶化。提高高频范围内的PSRR的方法可以通过增加负载电容的大小，以尽可能使p 1靠近z 1。

　　2 本设计的5M电压基准

　　
针对文献[7-10]中的电压基准源线性调整率与低频PSRR性能较差的问题，本文在文献[7]中的电路的基础上设计了一种新型的五MOS管(Five-MOSFET，5M)电压基准源，如图2所示。应用自稳压技术，本设计的5M电压基准源可以大大提高其线性调整率与低频PSRR的性能。

　　如图2所示，M N1和M N2与图1中的器件对应。M N3与M N2组成电流镜，复制流过M N2的电流。M P2与M P1是两个PMOS晶体管。各个晶体管的尺寸如图2的标注所示。1.2节分析了2M电压基准线性调整率与低频PSRR较差问题的原因是M N1的漏-源/栅电压随电源电压变化而变化，进而影响工作电流并恶化输出基准电压。换句话说，如果M N1的漏-源/栅电压几乎不随电源电压变化而变化，理论上可以获得非常高的线性调整率与低频PSRR性能。一般的高性能电压基准源常采用预稳压结构，即采用两级串联的方式来隔离电源噪声，使得第二级的供电电压几乎不随电源电压变化而变化，但是预稳压结构会消耗额外的电源裕度，使得其不适用于低电源电压供电的系统中。如果将M N1的漏-源/栅电压钳位在一个不随电源电压变化而变化的电压上，则可以获得较高的电源抑制性能。 在本设计中，采用一种新型的结构：将2M基准源的工作电流(I D0)复制，并流过一个PMOS晶体管M P1，该晶体管的栅-源电压作为M N1的漏-栅/源钳位电压，本文中称该结构为自稳压结构。首先假设电源电压有一个大的变化，如果I D0出现一个较小的变化量，且电流镜的复制能力较好(I D0=I D1)，则V SGP1(M P1的栅源电压)有一个很小的变化量(相对于电源电压的变化量)，该变化量会进一步削减I D0的变化量，即使得I D0稳定，进而使得输出基准电压V REF稳定。上述负反馈过程使得基准电压V REF几乎不随电源电压变化而变化。实际上，电源电压的变化会引起MN3的漏-源电压变化(V DSN3=V DD-V SGP1-V SGP2，相对于V DSN3，可以假设V SGP1与V SGP2几乎不变)，进而由于DIBL效应与GIDL效应，I D1随电源电压增大而轻微增大。 本设计的5M电压基准的线性调整率可以近似表示为：其中LR 0为由M N1与M N2构成的2M电压基准源的线性调整率。为了验证该公式，本文首先在本设计采用的0.18 μm工艺下仿真了2M电压基准源(参数如图2标注所示)的线性调整率。电源电压范围为1.0 V～2.0 V，得到LR 0=6 950 ppm/V。将LR 0带入式(11)，可以得到预测的线性调整率为48.3 ppm/V。第3节中会给出实际的5M电压基准源线性调整率的仿真结果，可以看到仿真后的线性调整率为33.7 ppm/V，与预测值较为接近。 5M电压基准源位于低频段(≤1 Hz)的PSRR特性可以简单表示为：2M电压基准源仿真后的低频PSRR为-47 dB@≤1 Hz，代入式(12)，可以得到预测的低频PSRR(≤1 Hz)为-94 dB。第3节中会给出实际的5M电压基准源PSRR的仿真结果，可以看到仿真后的PSRR为-92 dB@≤0.01 Hz，与预测值较为接近。由于极低的工作电流，主极点位置低于1 Hz，因此1 Hz附近的PSRR比0.01 Hz处的PSRR稍差。 式(7)给出了得到最低温度系数的条件。在特定工艺条件下，要满足该条件，M N1与M N2的尺寸之比必须处于设定为一个特定的值。但是在实际的CMOS工艺中，工艺波动要求该特定的值可以调整以得到最低的温度系数。图2的右上角是M N1的3位修调电路，虽然增加修调位数可以增加修调精度，但是MOS开关带来的漏电反而会恶化温度系数。

　　3 仿真与讨论

　　
基于0.18 μm CMOS工艺，本设计的5M电压基准源的版图如图3所示。版图面积为90 μm×60 μm，其中隔离型NMOS晶体管(MN1)及负载电容占据了较大的版图面积。

　　图4(a)～(c)分别给出了修调后本设计的5M电压基准源在TT、FF、FS、SS及SF五种工艺角下的输出基准电压后仿真后的温度特性曲线。仿真温度范围为0 ℃～120 ℃，电源电压恒定为1.0 V。TT、FF、FS、SS及SF五种工艺角下的温度系数分别为31.5 ppm/℃、53.3 ppm/℃、31.3 ppm/℃、45.1 ppm/℃及44.2 ppm/℃。图4(d)给出了本设计的5M电压基准源在电源电压处于1.0 V～2.0 V范围内输出基准电压的曲线。电源电压从1.0 V变化到2.0 V，基准电压仅变化16 μV，对应的线性调整率为33.7 ppm/V。图4(e)给出了本设计的5M电压基准源的PSRR特性。0.01 Hz处，该基准源的PSRR达到了-92 dB；100 Hz处，该基准源的PSRR仍然有-62 dB。图4(f)给出了该电压基准源的启动波形。由于极低的工作电流及较大的负载电容，该电压基准源的启动时间较长，达到了51 ms。图4(g) 给出了该电压基准源的噪声谱密度特性。0.1 Hz到10 Hz范围内，等效输出噪声为10.1 μV；1 Hz处的噪声密度为4.5 μV/√Hz。图5(h)～(i)分别给出了本设计的电压基准源的基准电压及温度系数的500次蒙特卡洛仿真结果。基准电压的平均值为482.9 mV，温度系数的平均值为39.2 ppm/℃。

　　表1给出了本设计的5M电压基准源与文献中的皮安级电压基准源的性能对比。与文献[7-8，10]相比，在实现了同等数量级的温度系数、电流消耗、版图面积基础上，本设计的电压基准源的线性调整率至少提高了98.9%，低频PSRR(100 Hz处）至少提升了-14 dB。与文献[9]相比，线性调整率提升了99.8%，低频PSRR(0.01 Hz处)至少提升了-28 dB，虽然在100 Hz处PSRR略低了2 dB。由表1可以看出，本设计的5M电压基准源在消耗皮安级电流基础上，实现了超高性能的线性调整率及PSRR，同时获得了较低的温度系数并消耗了较小的版图面积。

　　4 结论

　　
本文在传统的双MOS管电压基准源基础上，基于0.18 μm CMOS工艺，设计了一种新型的自稳压五MOS管电压基准源。Spectre仿真结果显示，0 ℃~120 ℃范围内，该自稳压五MOS管电压基准源的平均温度系数为39.2 ppm/℃；电源电压1.0 V~2.0 V范围内，该电压基准源的线性调整率为33.4 ppm/V；负载电容3 pF情况下，该电压基准的PSRR性能为-92 dB@0.01 Hz及-62 dB@100 Hz。另外，在该0.18 μm CMOS工艺下，该电压基准的电流消耗仅为59 pA@27 ℃，版图面积仅为5 400 μm 2。与文献中的设计相比较，本设计的皮安级电压基准源可以应用于高电源噪声的物联网芯片设计中。

　　参考文献

　　[1] 侯佳力，胡毅，何洋，等.用于SAR ADC的片上多模式基准电压产生电路的设计[J].电子技术应用，2018，44(7)：34-37，41.

　　[2] 冯晓星，唐飞，李琰，等.低功耗无线物联网终端的电源管理系统设计[J].半导体技术，2018，43(12)：881-887.

　　[3] CHEN H M，LEE C C，JHENG S H，et al.A sub-1 ppm/℃ precision bandgap reference with adjusted-temperature-curvature compensation[J].IEEE Transactions on Circuits and Systems I Regular Papers，2017，64：1308-1317.

　　[4] MA B，YU F.A Novel 1.2-V 4.5-ppm/℃ curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits & Systems I Regular Papers，2014，61：1026-1035.

　　[5] ZHANG H，LIU X，ZHANG J，et al.A nano-Watt MOS-only voltage reference with high-slope PTAT voltage generators[J].IEEE Transactions on Circuits & Systems II Express Briefs，2017，99：1-5.

　　[6] LUCA M，FELICE C，PASQUALE C，et al.A 2.6 nW，0.45 V temperature-compensated subthreshold CMOS voltage reference[J].IEEE Journal of Solid-State Circuits，2011，46：465-474.

　　[7] ALBANO D，CRUPI F，CUCCHI F，et al.A picopower temperature-compensated, subthreshold CMOS voltage reference[J].International Journal of Circuit Theory & Applications，2015，42：1306-1318.

　　[8] LEE I，SYLVESTER D，BLAAUW D.A subthreshold voltage reference with scalable output voltage for low-power IoT systems[J].IEEE Journal of Solid-state Circuits，2017，52：1443-1449.

　　[9] ALBANO D，CRUPI F，CUCCHI F，et al.A sub- kT/q voltage reference operating at 150 mV[J].IEEE Transactions on Very Large Scale Integration Systems，2015，23：1547-1551.

　　[10] DONG Q，YANG K，BLAAUW D，et al.A 114-pW PMOS-only, trim-free voltage reference with 0.26% within-wafer inaccuracy for nW systems[C].IEEE Symposium on VLSI Circuits(VLSI-Circuits)，2016：1-2.

　　作者信息:

　　周 爽1，陈新伟2

　　1.黔东南民族职业技术学院 物联网技术系，贵州 凯里556000；

　　2.福建省信息处理与智能控制重点实验室 福州市机器人技术应用联合实验室，福建 福州350108；

　　原创声明：此内容为AET网站原创，未经授权禁止转载。