DSP在数据中心的应用趋势-易飞扬Gigalight

数据中心100G已经开始规模使用，下一代400G预计在2020年开始逐步商用。对于400G应用，最大的不同是引入了新型的调制格式PAM-4，已达到在同样波特率（器件带宽）下传输速率翻倍的效果，比如应用于500米以下传输的DR4，单波速率需要达到100Gbps。为了实现该种速率应用，数据中心光模块开始引入基于数字信号处理的DSP芯片取代过去的时钟恢复芯片，用以解决光器件带宽不足引起的灵敏度问题。DSP是否能如业界预计一样，成为未来数据中心应用的广泛解决方案？要回答这个问题，必须了解DSP到底能解决什么问题；其架构是什么；未来的成本，功耗发展趋势如何。

一. DSP解决的问题

在物理层传输领域，DSP最早在无线通信中得到应用，其原因有三点：第一，无线频谱属于稀缺资源，而传输速率需求一直在增长，提高频谱效率是无线通信根本的需求，因此必须需要DSP支持各种复杂高效率的调制方式。第二，无线信道的传输方程非常复杂，多径效应，高速运动中的多普勒效应，使用传统的模拟补偿无法满足无线信道的补偿需求，而DSP能够利用各种数学模型很好的补偿信道传输方程。第三，无线通道的信噪比往往比较低，需要使用纠错码来提高接收机的灵敏度。

在光通信领域, DSP首先商用在长距离100G以上的相干传输系统中，其原因与无线通信类似，长距离传输中，由于光纤资源铺设成本非常高，提高频谱效率已达到在单根光纤上获得更高的传输速率是运营商的必然需求。因此，在WDM技术使用之后，使用DSP支持的相干技术成了必然选择。其次，在长距离相干传输系统中，色散效应，发射、接受装置及光纤本身带来的非线性效应，发送接收装置引入的相位噪声，使用一块DSP芯片就能够进行很方便的进行补偿，而无需像过去在链路中放置色散补偿光纤（DCF）。最后，在长距离传输中，由于光纤的衰减效应，一般每80公里会使用光放大装置（EDFA）对信号进行一次放大已达到上千公里的传输距离，每一次放大都会对信号引入噪声，降低信号的信噪比，因此，在长距离传输过程中需要引入纠错编码(FEC)提高接收机的接收能力。

总结起来，DSP解决的是三个问题：第一，支持高阶调制格式以提高频谱效率；第二，器件及信道传输效应；第三，信噪比问题。那么，在数据中心内部，是否有类似的需求，就成为我们判断是否应该引入DSP的重要依据。

首先看频谱效率，数据中心内部是否需要提高频谱效率？答案是肯定的，不过与无线频谱资源不足，传输网光纤资源不足不同的是，数据中心内部要提高频谱效率的原因是电/光器件带宽不足与波分/平行路数不足（受限于光模块封装体积），因此必须依靠提高单波速率才能满足未来400G以上应用的需求。第二点，对于单波100G以上的应用来说，目前的发送端电驱动芯片与光器件都达不到50GHz以上的带宽，因此，在发送端相当于引入了低通滤波器，在时域上的表现就是码间干扰。以100G PAM-4的应用为例，带宽不足的调制器件会让其信号的眼图眼宽变得很小，基于过去模拟PLL的时钟恢复无法找到最佳采样点而使得接收机无法恢复除正确的信号（这也是标准中TDECQ为什么需要引入自适应滤波器进行均衡的原因）。而引入DSP之后，可以在发送端直接对信号进行频谱压缩，例如比较极端的做法是在发端人为引入两个符号的码间干扰以降低发送端信号带宽，这个时候我们在示波器上观察到的PAM-4信号的眼图会变成PAM-7的形式。接收端在通过自适应的FIR滤波器对信号进行恢复，用这种方法把调制/接收器件中不可控的模拟带宽影响变成已知的数字频谱压缩，降低对光器件带宽的需求。富士通一直推广的DMT（Discrect-Multi-Tone）调制技术结合DSP甚至能够使用10G的光器件传输100G信号。第三点，FEC技术是否真的需要在模块端引入？

在数据中心内部，最大的传输距离也就是10公里，加上接头的损耗也就是4dB左右的链路预算，链路造成的信噪比影响基本可以忽略不计。因此，数据中心内部FEC不是为了解决链路信噪比，而是为了解决器件性能不足。同时我们需要考虑，光模块端的电接口信号在400G时代由25G NRZ升级为50G PAM-4（净速率），从模块段到交换机端往往需要打开电上的FEC才能够满足传输需求。在这种情况下，光模块端再打开FEC是没有必要也是没有效果的，因为对于FEC来说，我们很多时候讨论的是纠错门限，比如7%的FEC纠错门限在1E-3误码率，也就是说在该误码率以下FEC能够全部纠错，而该误码率以上FEC是基本没有作用的（不考虑Burst Error的情况，Burst Error一般用Inter-leaver解决），因此，级联多个FEC最终的效果和只使用其中最好的一个FEC是没有差别的，考虑到FEC在模块端引入的功耗与延时，也许未来在交换机端开启FEC才是更好的选择。

二．DSP架构

光通信领域的DSP一般由几个部分组成：前端模拟数字混合部分，包括ADC（数模转换器，必备）,DAC（模数转换器，可选）以及Serdes，数字信号处理部分（包括FEC）以及PHY部分。PHY部分和CDR带PHY功能的芯片类似，这里就不再做介绍。

ADC和DAC的主要功能是在模拟信号与数字信号间进行转换，是调制器件与数字信号处理部分的桥梁。ADC/DAC主要有四个关键指标：采样率，采样有效位宽，模拟带宽以及功耗。对于100G PAM-4的应用来说，接收端ADC的采样率需要达到100Gs/s，否则，采样时就会产生Alias，对信号产生畸变；采样有效位宽同样非常重要，对于PAM-4应用，并不是说2位的有效位数就能够满足数字信号处理的需求，而是至少需要4位以上的有效位宽。模拟带宽是目前ADC/DAC面临的主要技术挑战，该指标同时受限于有效位数与功耗，高带宽的ADC/DAC一般有两种实现方式：GeSi和CMOS，前者的截止频率高，实现高带宽比较简单，缺点是功耗巨大，因此一般在仪器仪表中使用。CMOS的截止频率很低，要实现高带宽必须使用交织的方法由多个子ADC/DAC进行采样，优点是功耗较低。比如，在相干100G通信系统中，65Gs/s 6位有效位数的ADC就是有256个采样速率在254 Ms/s的子ADC组成。必须指出的是，该ADC虽然有65Gs/s的采样速率，然而其模拟带宽只有18GHz。而在100fs的时钟jitter的条件下，4位有效位宽的理论最高模拟带宽仅仅只有~30GHz。因此，一个重要的结论是，在使用DSP的条件下，一般系统的带宽限制不再是光器件，而是ADC与DAC。

数字信号处理单元，在数据中心内部应用，数字信号处理单元还是相对简单。比如对于100G PAM-4应用，在发端主要完成对发送信号的频谱压缩，非线性补偿，FEC编码（可选），收端ADC之后对信号使用自适应滤波器对信号进行补偿以及数字域的CDR（需要独立的外部晶振支持）。在数字信号处理单元中一般会使用FIR滤波器对信号进行补偿，FIR滤波器的Tap数与判决函数的设计直接决定了补偿DSP的性能以及功耗需要特别指出的是，光通信领域的DSP应用面临大量的并行计算问题，其主要原因是ADC采样频率（几十甚至上百Gs/s）与数字电路的工作频率（~几百MHz）之间的巨大差异，为了支持100Gs/s采样率的ADC，数字电路需要将串行的100Gs/s的信号转换成数百路并行的数字信号才能进行处理。

可以想象，当FIR滤波器仅仅增加1个Tap设计的情况下，实际情况需要增加数百个Tap才能实现，因此，在数字信号处理单元如何处理性能与功耗的平衡是决定DSP设计优劣的决定性因素。另外在数据中心内部，光模块间必须满足互通性的先决条件，在实际应用中，一条链路的传输性能取决与发送端DSP+模拟/光器件与接收端DSP+模拟/光器件的综合性能，如何设计合理的标准能正确的评估发送端与接收端性能也是一个难点。当DSP支持物理层开FEC功能时，如何能够同步发送与接收光模块的FEC功能也增加了数据中心测试的难度。因此，直到目前为止，相干传输系统都是厂商内部设备互通，而不要求不同厂家互通。在802.3中针对PAM-4提出了TDECQ的性能评估方法，

三．功耗和成本

对于功耗来说，由于DSP引入了DAC/ADC与算法，其功耗一定高于传统基于模拟技术的CDR芯片，且DSP降低功耗的方法比较有限，主要依靠流片工艺的提升，比如从目前的16nm升级为7nm工艺能够实现65%的功耗降低。目前基于16nm DSP解决方案的400G OSFP/QSFP-DD的设计功耗在12W左右，无论对于模块本身或是未来交换机前面板的热设计都是巨大的挑战。因此，也许基于7nm 工艺才能解决400G的DSP问题。

价格永远是数据中心关心的话题，同传统光器件不同，对于DSP芯片来说，由于是基于成熟的半导体工艺，在海量应用的支撑下，可以预期较大的芯片成本下降空间。DSP在数据中心未来应用的另一个优势是灵活性，能够在同样光器件配置的情况下通过调节DSP配置满足不同速率与场景的应用需求。

易飞扬（Gigalight）是全球光互联设计革新者。系列光互联产品包括：光模块，光无源器件，有源光缆 ，高密度（MPO）布线，智能光纤工具等。主要覆盖数据中心和云计算，城域网和广播视讯，移动网和5G光传输三大领域.易飞扬通过专有的设计为客户提供一站式光网络器件和低成本的产品。如果您想要了解我们相关产品信息，请访问官方网站:www.gigalight.com.cn，或拨打服务热线0755-26734300。