北京
6月27日消息，IBM公布一种面向AI数据中心的亚1纳米芯片架构，称可在指甲大小的处理器上容纳近1000亿个晶体管。
据TechSpot报道，IBM把这套设计称为“纳米堆栈”（nanostack）架构。按照IBM的预测，相比其2021年公布的2纳米芯片技术，这种架构的计算性能最高可提升50%，能效最高可提升70%。它目前仍处于研究阶段，IBM称，这项架构为未来至少十年的芯片制程持续缩小的路线提供基础，并认为最早可能在未来5年内进入生产环节。
亚1纳米不是字面尺寸，而是行业代际命名
“亚1纳米”容易让人误解为晶体管尺寸真的小于1纳米。TechSpot在报道中说明，芯片节点命名已经多年不再对应真实物理尺寸，这里的亚1纳米更多指向IBM对性能和能效水平的定义。
IBM这次公布的核心思路，不是继续把晶体管在平面上做得更小，而是把晶体管垂直堆叠。报道称，纳米堆栈架构的基本单元由两个堆叠并键合在一起的晶体管组成；每个晶体管包含三片纳米片，每片约5纳米厚，间距约9纳米。
IBM研究院主任、IBM院士杰伊·甘贝塔（Jay Gambetta）在媒体简报中说，这不是渐进式改进，而是一次实质性的跃升，目标是让计算能力显著提高，同时不让能耗同步增加。
AI数据中心最关心的是电和缓存
对普通用户来说，这类技术不会立刻变成一台新手机或一块新显卡。它首先影响的是AI数据中心、云计算基础设施，以及未来CPU、GPU等高性能处理器的设计路线。
IBM给出的关键承诺是：在同一代际比较下，纳米堆栈架构可能带来最高50%的计算性能提升，或最高70%的能效提升。这里的“最高”是IBM预测值，尚未经第三方独立验证。当前AI训练和推理正在大幅推高数据中心的用电压力，在这一背景下，性能和能耗的取舍空间本身就是核心问题。
另一个重点是SRAM，也就是芯片内部的高速缓存。TechSpot称，IBM报告了40%的SRAM缩放改善，原因是交错通道设计降低了整体单元高度，提高了SRAM密度。SRAM直接关系到AI系统的数据访问速度，但在近几代先进制程里一直较难继续缩小。
IBM做研发，量产还要看合作伙伴
IBM本身主要从事前沿半导体研发，而不是大规模商用芯片制造商。TechSpot提到，IBM曾与日本Rapidus合作推进2纳米生产，也与三星在相关半导体技术上合作；台积电等主要厂商也已独立采用纳米片晶体管设计。
不过，IBM尚未公布纳米堆栈架构未来商业化的具体合作伙伴。IBM半导体全球研发副总裁布慧明（Huiming Bu）表示，纳米片已成为下一代晶体管缩放的基础，目前被领先代工厂用于大部分3纳米芯片和全部2纳米芯片；他预计纳米堆栈未来会取代纳米片，成为CPU、GPU等先进处理器的主流架构。
这意味着IBM公布的是一条可能影响行业的技术路线，而不是一款马上上市的芯片。它能否从实验室走进工厂，还要看后续量产合作、成本、良率、散热和漏电控制等工程问题。（易句）
（本文由AI翻译，网易编辑负责校对）
本文来源：网易智能
责任编辑：
王凤枝_NT2541
