深度丨长鑫抢跑4F²架构，九年技术伏笔的DRAM暗线

·聚焦:人工智能、芯片等行业

欢迎各位客官关注、转发

前言：

近日，长鑫科技4F² DRAM架构取得关键进展，新一代DDR5 RDIMM计划于年底推出。

背后藏着DRAM制造路线的转向，长鑫埋下多年的技术伏笔，终于走到了产业化的门口。

作者| 方文三

图片来源 | 网络

把光刻的劣势，翻译成工程的优势

存储芯片的竞争，向来有一套近乎残酷的经济学。

DRAM的存储单元简单得像一首短诗，1个晶体管加1个电容，1T1C。晶体管当门卫，电容当仓库，电荷的多少区分0和1。

二十年来，整个行业的微缩游戏都在6F²的平面框架里打转，每个单元占6倍最小特征尺寸的平方，各家比的是谁的光刻机更贵，谁把F压得更小。

这条路快走到头了，晶体管的沟道越缩越短，电子开始不守规矩，短沟道效应让漏电流飙升。对DRAM来说，漏电是致命的，电容留不住电荷，数据就会出错，系统甚至崩溃。

行业的常规补救是拉高刷新频率，频繁给电容补电，代价是功耗上涨，读写带宽被挤占，性能功耗比一路下滑。

当前主流DRAM采用6F²存储单元架构，F代表制造工艺中的最小特征尺寸尺度，6F²意味着一个存储单元占据约6倍F的平方所对应的面积，每个单元占3F乘2F的面积。

4F²架构将其压缩为2F乘2F，同面积下存储密度提升30%至50%，只要4F²的线宽不超过6F²的约1.22倍，两者密度就能打平。换句话说，光刻精度放宽两成多，密度照样不吃亏。

这套算术对三大巨头是锦上添花，对长鑫却是雪中送炭。美国出口管制规定，18nm及以下半间距的DRAM生产设备对中国禁售，EUV光刻机更是无从谈起。

在6F²上继续缩线宽，胜负基本由光刻机说了算，长鑫永远追着别人的镜头跑。

换到4F²赛道，较量的对象变成刻蚀、沉积、材料与集成，这些功夫可以靠自己一点点练出来。

SK海力士的研究员曾在学术场合算过另一笔账，转向垂直栅或3D结构后，EUV光刻成本可降到传统6F²的一半以下。这条路径连领先者也在觊觎，只是他们身后的6F²产线太重，转身太慢。

长鑫的技术答卷上写着自研的VSG晶体管，这种垂直包围沟道结构带来更强栅控，压制漏电与短沟道效应，竖立的晶体管则为面积微缩腾出空间。

工艺层面，字线金属化、位线成型、结激活等关键环节被全面重构。

集成层面，长鑫推动DRAM与CMOS工艺解耦，用晶圆级混合键合实现高速互联，让逻辑性能与存储密度各自优化。

同样工艺节点下，单颗芯片存储密度提升30%到50%，单位容量的成本和功耗同步下探。

垂直晶体管带来的结构变化，为改善这些矛盾提供了新的路径，因此4F²给存储企业带来了一个颇有意味的选择。

继续在6F²结构上微缩，工程改进具有延续性，但空间逐渐收紧。

投入4F²，则需要承担架构转换的成本，并争取下一轮密度提升带来的收益。

长鑫选择提前下注，争取在技术路线切换时获得更主动的位置。

九年伏笔，藏在专利与论文的时间轴里

外界看到的是10月10日的官宣，水面下的时间轴要长得多。

长鑫2016年成立，几乎在产线打桩的同时就启动了4F²研究和专利布局，目前公开的专利族超过300件，数量压过所有海内外同行。

2021年，发出了中国大陆第一篇4F²架构论文，2023年和2025年又两次以论文披露进展。

2019年起，混合键合技术开始独立自主研发，公开专利数量已排进全球前十。

2025年的IEDM上，长鑫介绍了多层水平单元堆叠DRAM架构，并首次在12英寸晶圆平台完成DRAM与CMOS的晶圆级键合实验验证。

九年里，这家公司一边在6F²的世界里抢产能、抢客户、抢市场份额，一边在论文和专利的字里行间，修另一条路的桥墩。等到6F²的微缩红利见底，桥刚好合龙。

这种耐心有它的来处，长鑫的技术地基来自一家死去的德国公司奇梦达。2019年12月，长鑫通过加拿大专利运营公司Polaris，获得了源自奇梦达的DRAM专利许可和约2.8TB技术文档，继承了46nm级别的BWL埋入式字线架构，并一路推进到10nm级别。

奇梦达当年坚守沟槽路线败给堆叠路线，最终倒在2009年的金融危机里，但它留下的BWL加堆叠电容，恰恰是今天三大巨头都在用的主流架构。

长鑫从这份遗产里学到的最深一课，是技术路线的押注比工艺节点的追赶更值钱。在别人的赛道上追，永远慢半拍，在换道的路口提前埋伏，才有机会第一个过弯。

专利族超300件这件事，要放在DRAM的专利丛林里读，当年三巨头用交叉授权把门焊死，长鑫用九年时间把自己也砌成了一堵墙。

直指服务器市场，长鑫要证明技术能变成生意

长鑫总裁曹堪宇在第四届集成芯片和芯粒大会上宣布，预计年底推出融合4F²架构、混合键合等先进技术的新一代DDR5 RDIMM产品。

这个产品方向颇有分量，DDR5 RDIMM主要面向服务器及部分高性能工作站。

与普通消费级内存相比，服务器内存需要长期运行，并满足更严格的信号完整性、平台兼容性和可靠性要求。

RDIMM通过寄存缓冲器改善命令与地址信号的负载条件，为高容量内存配置提供支持，但底层存储单元仍需经受严格的电学和可靠性测试。

长鑫将首代4F²产品瞄准服务器市场，意味着新架构必须尽快接受系统级验证。

对企业也是一道商业选择题，服务器内存通常具有较高的技术附加值和客户认证壁垒，成功进入相关供应链，有机会改善产品组合，并形成更加稳定的客户关系。

韩国厂商同样在推进下一代DRAM架构，去年6月，SK海力士公开下一代DRAM技术路线，明确提出将4F²垂直栅极平台及3D DRAM作为突破传统微缩限制的重要方向。

三星也在推进相似技术，根据韩国半导体媒体The Elec于今年4月的报道，已经获得采用4F²与垂直沟道晶体管结构的10nm以下DRAM功能芯片，并计划于2028年推进相关工艺的量产。

由此来看，长鑫将产品推出时间设在2026年底，确实构成了一次引人注目的时间表竞争。

市场环境也在推动这场竞争加速，Counterpoint Research发布的数据显示，2026年第二季度，长鑫在全球DRAM市场的营收份额达到10%，高于2025年同期的4%。

更深层的变化来自AI基础设施，TrendForce数据显示，2026年第二季度，全球DRAM产业营收环比增长59.5%。AI训练与推理需求带动HBM、高容量RDIMM等产品出货，新增产能也更多流向服务器应用。

随着AI系统承载更大模型、更长上下文和更复杂的任务，服务器内存容量及带宽的重要性正在上升。

这给4F²提供了现实的商业场景，当服务器客户不断提高内存容量要求，存储密度提升可能帮助制造商改善成本、功耗及产品容量组合。

对于长鑫，4F²有机会将竞争从单纯依靠产能扩张和市场需求，逐步推进到自主架构、制造效率及产品体系的较量。

结尾：

眼下存储市场供不应求，产能比技术身位更值钱，新技术导入期间的产量损失注定小不了。

机构普遍预计供需紧张延续至2027年，2028年前后全球产能集中释放，回调压力随之而来。

经济学家阿罗在1962年讲过「干中学」，经验只能从生产本身长出来。长鑫需要的就是尽快把4F²灌进产线，让学习飞轮转起来。

部分资料参考：科创板日报：《长鑫科技官宣！4F² DRAM架构取得进展 专利数量超过海外厂商 年底将推出相关技术产品》，IT之家：《长鑫技术新突破，融合4F²架构等先进技术的DDR5 RDIMM产品预计年底亮相》，TrendForce集邦咨询：《2Q26 DRAM产业营收季增59.5%，供给扩张仍不及需求成长》，Counterpoint Research：《Global DRAM and HBM Market Share: Quarterly》

本公众号所刊发稿件及图片来源于网络，仅用于交流使用，如有侵权请联系回复，我们收到信息后会在24小时内处理。

请务必注明：

「姓名 + 公司 + 合作需求」