从HBM到512TB SSD，存储迎来新风向

AI人工智能从训练走向推理与Agentic AI后，KV缓存、长上下文与大规模数据湖正在把压力从算力端转移到内存和存储端。单靠HBM堆带宽已经不够，系统需要在带宽、容量、延迟和能效之间重新分层。刚刚结束的OCP 2026全球峰会上，三星、SK海力士、Marvell和大普微的最新展示，正好勾勒出这股新风向。

风向标：OCP 2026上的存储叙事正在改写？

OCP 2026全球峰会像一面镜子，照出AI基础设施的存储焦虑，也照出厂商的应对路径。

三星把HBM5、HBM4E概念模型与晶圆带到现场，并联合AMD演示CXL内存池化；SK海力士用CMM-DDR5、MARS机架级内存系统和HBF高带宽闪存，把“以内存为中心”推到系统级；Marvell一边发布第二代Structera X CXL内存扩展控制器，一边把102.4Tbps交换芯片和光互连摆上展台；大普微则用512TB QLC SSD把单盘容量推到新高度。

业界认为，这些亮点看似分散，其实指向同一个问题：AI集群需要的不再是一颗更快的内存或一块更大的SSD，而是一套能把HBM、CXL内存、闪存和互连组织起来的分层存储体系。

也正因如此，OCP 2026释放的新信号不是某个单项参数刷新，而是存储从服务器内的附属器件走向系统级架构变量。接下来，沿着内存、闪存和CXL等协同技术往下看，这条主线会更加清晰。

HBM守带宽，HBF补“容量”

在AI内存金字塔的顶端，HBM仍然是绕不开的答案。三星在OCP 2026上展示第八代HBM5和第七代HBM4E的概念模型与晶圆，并推出定制化HBM方案，针对不同AI加速器在带宽和容量上的差异化需求做调整。

SK海力士则展出HBM4、HBM4E等主流产品，继续巩固其在AI内存上的存在感。这些动作说明，HBM的竞争已经从单纯追求代际领先，转向围绕AI加速器做定制和系统适配。

图片来源：SK海力士

不过，HBM带宽虽高，容量却有限，AI推理中的KV缓存和长上下文不可能全部塞进HBM。于是，HBF高带宽闪存被提了出来。

SK海力士公布的技术路线显示，HBF定位为HBM的容量补充，带宽约为HBM的一半，但容量远高于HBM，目标是为温数据提供近HBM带宽的大容量存储层，支撑热-温-冷数据分层架构。

SK海力士展示HBF结构的模型（图片来源：SK海力士）

换句话说，HBM继续守带宽层，HBF去补容量层，内存体系开始从单一DRAM向多层介质延伸。这一思路也解释了为什么三星和SK海力士都在强调系统级重构，而不是只谈单颗内存的速率。内存层的变化，必然把压力继续往下传到闪存层。

512TB SSD背后，闪存正成为AI的容量底座

当容量压力下沉，SSD不再只是冷数据仓库，而成为AI数据分层中的容量底座。

大普微在OCP 2026展示的512TB QLC SSD是这一趋势最直观的注脚。该产品此前在FMS 2026首次公开展示，容量较245TB方案翻倍，双盘即可提供1PB闪存容量，面向大规模AI数据集、数据湖及容量密集型基础设施。

图片来源：大普微

实验室测试中，其128K顺序读取性能可达10.3GB/s，128K随机读取带宽4.02GB/s，4K随机读取性能1.756M IOPS。这些数据说明，单盘容量提升并不是单纯堆容量，而是在PB级部署中减少SSD数量、提升存储密度，同时兼顾性能。

三星的展台则从系统协同角度补充了另一面：下一代企业级SSD、KV缓存优化技术，以及将CXL内存与高密度QLC SSD协同用于缓存卸载，构建从HBM到SSD的多层存储体系。

Marvell展出的PCIe 6.0 SSD控制器，则从控制器和互连侧为下一代SSD铺路。

可以看到，闪存层的竞争正在从“容量更大”走向“容量密度、性能、时延和热管理”的组合优化，大普微还展示了液冷企业级SSD和超低时延SCM，覆盖不同AI工作负载的需求。

SSD把容量底座做厚之后，新的问题随之出现：这些容量和内存如何被集群高效共享，而不是各自困在服务器里？

CXL与互连：让分层存储真正“流动”起来

这正是CXL等技术在OCP 2026上密集亮相的原因。三星与AMD联合展示基于CXL的CMM-D内存池化方案，让多台服务器之间动态共享内存资源，直接应对AI推理中KV缓存快速增长带来的内存压力。

SK海力士发布第二代CMM-DDR5内存模块，容量256GB，基于CXL 3.2标准，带宽提升至80GB/s，较前代翻倍，能效优化约30%，并支持CXL Pooled功能；其MARS机架级内存系统更进一步，把内存从服务器中解耦，构建机架级共享内存池，支持CPU与GPU之间零拷贝数据共享，并在Agentic AI场景中联合AMD、Marvell演示通过池化内存共享KV缓存、降低推理延迟。

Marvell的第二代Structera X系列CXL内存扩展芯片3406和3506，首次支持六通道CXL 3.2接口，通道数较前代增加50%，最多可连接9TB DDR4或6TB DDR5内存，支持多主机共享和内置LZ4压缩，官方称可把内存利用率提升2–3倍，并将AI推理的首Token延迟降低40–50%，产品已在OCP现场演示，预计2027年第一季度开始送样。

除了CXL，近存计算也在减少数据搬运。三星的LPDDR5X-PIM在内存芯片内部执行计算，SK海力士的CMM-Ax把部分计算功能集成到内存模块中，面向长上下文LLM服务等场景。再往上走，池化和分层还离不开高速互连与交换。

Marvell的Teralynx T100单片100Tbps以太网交换芯片支持高达102.4Tbps全双工线速吞吐，集成512条200G SerDes通道，并与CyberTAN联合展示基于该芯片的Pallas系列液冷交换机蓝图，采用直接芯片液冷，可管理超过1000W热功耗，PUE低至1.1；其1.6T DSP、800G ZR/ZR+相干光模块及主动电缆方案，则强化跨数据中心和机柜内高速互连能力。安全与生态也没有缺席，Marvell联合微软、Oracle成立OCP硬件安全工作组，推动集成式HSM标准化；三星展出的2nm GAA晶圆、Groq LPU晶圆以及英伟达Groq 3 LPX系统，则体现了先进制程代工和AI芯片生态的深度参与。

把这些动态放在一起看，OCP 2026的新风向已经比较清楚：HBM继续向上突破带宽，HBF和QLC SSD把容量层做厚，CXL和机架级内存池化让内存资源流动起来，交换、光互连、液冷和安全标准则提供系统协同的底座。存储厂商的竞争，正在从单一器件参数转向系统级解决方案的能力。