思敏威集成电路完成亿元天使轮融资，加速3D存算产业化

思敏威（上海）集成电路有限公司（以下简称“思敏威集成电路”）成立于2024年，专注存算融合3D异构集成及Chiplet互联技术，聚焦大模型Agent推理场景，加速本地智能落地，为AI PC、智能终端与边缘计算打造高效、灵活、可扩展算力底座，赋能终端智能跃迁。投资界10月14日消息，思敏威集成电路CiMicro.Ai宣布完成亿元天使轮融资，本轮融资由中兴通讯战略投资，博华产投、松青资本、建信信托、合创资本等机构联合投资，老股东德同资本持续重磅加码。

同时，公司第一代3D堆叠量产芯片流片在即，青衡3D-HPU存算融合计算核心正由核心技术研发进入产品化和客户应用。本轮融资将进一步支持公司后续2代3D堆叠产品的研发和工程化，推动3D堆叠架构创新与AI算力推理产业需求紧密衔接，赋能千行百业。

依托已有客户与新的战略伙伴研发合作，思敏威集成电路早期将多场景实际模型负载与部署需求即纳入第一代3D量产产品的核心定义 。以自主研发的青衡3D-HPU存算融合计算架构为核心，公司正推进从3D存算融合计算IP、芯片到异构推理节点与系统平台的矩阵式产品布局，推动3D存算融合从芯片架构创新走向规模化商业及产业应用。

在可穿戴设备、智能音频及各类AIoT终端中，语音交互、端侧感知和轻量模型推理需要在极低功耗、有限面积与散热条件下持续运行。思敏威通过历经6年积累数十次流片验证的高能效、高算力密度的全数字SRAM存算一体技术，在片上存算单元内完成矩阵计算，减少数据搬运，并以计算IP或轻量化芯片等形态适配不同终端产品。相关产品技术能力已进入头部终端客户的定制开发和产品合作，推动核心数字存算技术从IP验证进一步进入实际规模化产品的应用。

随着本地大模型与个人智能体进入AI PC、AI Box、AI NAS，终端需要将模型运行、实时交互与私有数据本地处理整合为持续可用的智能服务。思敏威正推进CPU主控与3D-HPU的异构推理方案，将通用算力与高带宽AI推理能力结合，并围绕高速互联等技术路径拓展不同形式的端侧智能推理产品形态，在设备功耗与空间约束下兼顾模型容量、响应速度、能效及超高性能（1000token/s），推动本地大模型与个人智能体成为新一代智能终端平台的基础计算能力。

随着模型规模和推理负载持续提升，面向企业私有化部署、大型企业的服务器集群与私有数据中心，推理需求进一步延伸至与系统总算力资源的协同组织。推理过程中的Prefill与Decode、Attention与FFN具有明显不同的计算和访存特征，单一类型的硬件计算资源难以在大模型的不同阶段始终保持高效率，高性能。思敏威围绕PD分离、AF分离，构建3D-HPU与XPU等其他AI计算单元协同的异构推理体系。根据大模型不同推理阶段和算子的负载特征匹配计算、存储和带宽资源，进一步提升整体系统推理效率，降低服务企业部署与算力网络建设的总TCO。

机器人“大脑”需要在动态环境中持续理解场景、预测变化并形成决策，将连续感知、模型推演与行动反馈贯通为实时运行的智能闭环。思敏威从真实机器人任务出发，将多模态模型与世界模型的结构、核心算子及数据流前置到芯片定义，以青衡3D-HPU存算融合架构，支撑高带宽数据供给、低延迟执行与低功耗持续运行。通过“模型芯片机器人系统”联合定义与迭代验证，将推动大模型推理能力转化为真实世界中的自主决策与行动，为下一代机器人构建可随模型演进、向复杂任务拓展的高性能智能计算平台。

不同 AI 推理应用场景对芯片产品形态和系统架构的要求虽然都各不相同，但在大模型计算的底层逻辑却高度一致：AI推理需要的不再只是更高峰值算力，而是更高效的数据供给、更合理的计算分工，以及能够随模型和场景持续扩展的系统架构，最终降低推理产品的总拥有成本（TCO），为客户带来实际的商用价值。

围绕这一逻辑，思敏威集成电路基于青衡3D-HPU 存算融合计算核心，正式推出公司可复用的统一高带宽3D AI推理计算基座3D-cHMC®（3D-computing Hyper Memory Cube），将相同的底层能力转化为面向不同AI推理场景的可灵活扩展的产品矩阵组合。依托该3D计算基座，持续拓展差异化场景的AI芯片与系统的组合产品，是公司深化多场景布局、推动高效 AI 推理规模化商用的核心战略。

思敏威集成电路以STCO（系统与工艺技术协同优化）为核心设计思路，贯通模型负载、计算架构、存储组织、三维互联、先进封装与散热设计，在系统、芯片与工艺之间进行跨层协同。重点优化访存密集型负载的数据供给与计算执行之间的效率匹配，以统一的3D计算基座3D-cHMC®支撑不同AI推理场景。

该计算基座通过多层3D DRAM与计算层的垂直堆叠集成，依托TSV垂直互联构建高密度数据通路，以分布式亲和数据流实现Bank、Memory Controller与3D-HPU Cluster的协同组织，缩短数据搬运路径；结合原生FP4浮点数字存算一体提升算力密度，让数据供给更加贴近计算执行；以Chiplet高速互联支持 Multi-Stack 扩展，实现容量、带宽与算力能够随不同场景的产品需求而灵活组合，最终符合边缘与端侧的不同推理场景需求。

思敏威集成电路将持续推动从核心AI计算IP、芯片到系统产品的工程化演进，以统一的底层架构支撑端侧智能、算力网络、具身智能的多元推理场景产品矩阵布局。不断完善3D-cHMC®成为可扩展、可组合、可跨场景复用的3D AI推理计算基座。

本轮融资进一步强化思敏威集成电路与产业生态的连接。依托产业伙伴在算力基础设施、大模型与应用端的全方位能力，公司将推动芯片架构创新、模型推理与系统部署协同发展，以统一3D推理计算基座承接多元需求，形成技术研发、产品迭代与商业应用相互促进的协作体系。