告别多重曝光？ASML首次披露Hyper NA EUV光刻机：单次曝光可达5nm

虽然晶体管微缩带来的增益正在下降，但ASML对前沿光刻技术的探索并未停止脚步。

芯硬件最新获悉，半导体光刻龙头ASML与核心光学合作伙伴蔡司（Carl Zeiss）的工程师团队联合发表研究论文，正式披露新一代“超高数值孔径极紫外光刻（Hyper NA EUV）”技术路线。

据了解，该技术预计在未来10年内问世，其最大优势是可将芯片最小图案线宽缩小至5nm，也就是指芯片上的最小图案特征尺寸，比当前一代高数值孔径（High NA）EUV设备再缩小超三分之一。

芯硬件注：这里注意不要把光刻设备的特征尺寸和芯片制程节点的数字混为一谈。比如当前7nm、5nm芯片，用的是现款13nm的初代EUV设备，靠多重图案化工艺实现更小的制程。而未来新一代Hyper NA做到5nm特征尺寸，核心价值是可以减少多重曝光步骤，降低先进制程的复杂度和成本，而非只能做5nm芯片。

这项研究论文发表于2026年10月期《微/纳米图案、材料与计量期刊》（Journal of Micro/Nanopatterning, Materials and Metrology）。

论文显示，Hyper NA EUV将延续现有EUV光刻的技术架构，主要通过提升光学系统的解析能力实现更先进的芯片制程。目前ASML已启动相关技术研发，但具体的商业化量产计划尚未正式敲定，仍有多项技术挑战有待突破。

另外，根据ASML官方公开的产品路线，当前主流EUV光刻设备分为两代。

第一代NXE系列：数值孔径（NA）0.33，光刻线宽约13nm，可支撑7nm、5nm、3nm、2nm等多代制程的生产需求；

第二代High NA EUV（EXE 系列）：数值孔径提升至0.55，线宽约8nm，主要面向2nm及更先进制程。目前仅少数厂家落地量产采用。其中，Intel已率先将High NA EUV设备投入量产线，三星电子与SK海力士则计划 2028年跟进，台积电则预计2030年正式导入。

而论文里说的下一代Hyper NA EUV最大的进步就是把线宽进一步压缩到5nm，可减少先进制程对多重图案化工艺的依赖，有效降低芯片制造的流程复杂度。

另外据论文披露，蔡司目前已具备制造Hyper NA所需高精度反射镜的技术能力，新设备的整体体积仅略大于现有High NA EUV系统。

作为参考，当前High NA EUV光刻机的体积已相当于一辆双层巴士。

此外，Hyper NA的另一大核心优势是可兼容沿用ASML现有EUV光源系统。研究人员表示，现有EUV光源可直接适配Hyper NA架构，即便后续改用自由电子激光器（FEL）作为替代光源，也无需改动照明系统的整体设计。

不过研究团队也坦言，若要进一步突破Hyper NA的解析能力极限，未来光刻设备可能需要采用波长更短的光源，而相关技术目前仍处于学术研究阶段。

最终商业化落地的时间表，仍有待ASML官方后续确认。

很多同学问为啥13nm线宽就能做5nm，甚至3nm、2nm芯片。其实就是用了多重曝光技术，包括华为的麒麟芯片、长鑫内存也都用了多重曝光。

那什么是多重曝光呢？

多重曝光其实是行业俗称，它的正式名称为多重图案化技术（Multiple Patterning）。

想象你有一把画笔，最细只能画出13mm宽的线条，也只能留出13mm宽的空隙，但你需要画出5mm宽的密集线条。

你可以分两步画：

第一步：先画第一组，线条宽13mm（黑线），线条之间的空隙也是13mm（空白）。然后按13mm黑线+13mm 空白的规律重复画。

我们会得到这样一组线：

第1条黑线：0 ~ 13

第1段空白：13 ~ 26

第 2 条黑线：26 ~ 39

第2段空白：39 ~ 52

以此循环，周期是26mm。这时候你做不出比13mm更细的空隙，也画不出比13mm更细的线。

第二步：然后画第二组，把画笔整体向右平移一段距离，再画一组完全一样的13mm黑线+13mm空白。

假设按平移8mm来算，就能得到5mm的空隙。第二组线条的位置：

第1条黑线：8 ~ 21

第1段空白：21 ~ 34

第2条黑线：34 ~ 47

.......同样依次循环。

第三步：两组叠加，看最终的空白。

两组黑线都盖住的地方是实心，只有两组都空白的地方，才是最终的空隙。

第一组的空白13~26mm；

第二组的黑线8~21mm，盖住了13~21mm 这一段；

剩下没被盖住的空白，只有21~26mm，宽度刚好是5mm。

就这样，用只能画13mm线条的画笔，做出了5mm的精细结构。

当然，这里只是举个例子，真实工艺不是画黑线叠加，是每次曝光后蚀刻掉一部分材料，多次蚀刻后剩下更细的结构。但核心原理，和这个画笔例子类似。