吉林
英文硬件与芯片媒体 Wccftech报道，芯片往天上“盖楼”，能盖多高？华为说楼盖起来了，路也变短了，但有专家提醒：别忘了楼里会越来越热。
9月7日，华为发布麒麟9050 Pro，搭载了其名为“逻辑折叠”的芯片，搭载在三折叠手机Mate XT 2上。
根据华为的说法，搭载这颗芯片的Mate XT 2整机性能比上一代Mate XTs提升了42%。
近日，华为进一步披露了这项名为 LogicFolding 的技术细节，其中最吸睛的一点是：芯片里的时钟闹钟数量可以削减约 50%。
然而，一位半导体业内人士在社交平台上泼了冷水：由此带来的人工智能问题问题的存在，这也是高通和苹果对这项技术不感兴趣的原因。
华为亮出的漂亮数据，一方面是引发的紧张质疑，逻辑折叠到底是破局之谜，还是存在代价？
把芯片从“平层”改成“复式”
传统芯片的逻辑电路铺在同一层硅片上，好比一套大平层，房间越多，从客厅到卧室的路对应长。
逻辑折叠的思路是将逻辑单元分层布局，再在层与层之间加装“电梯”，让信号抄近道。
具体来说，华为采用铜对铜混合键合，把两层有源硅片互相贴合，键合尺寸约1.5微米，每平方毫米可实现约50万个垂直互连，让上下两层像一块整块芯片一样协同工作。
在麒麟9050 Pro上，逻辑芯片采用中芯国际N+3工艺，与N+2工艺的SRAM存储芯片通过逻辑折叠技术键合在一起。
这背后是华为半导体负责人何庭波提出的“战术”。它的核心判断是，芯片的批量队列并非来自计算本身，而是来自数据在不同单元之间的搬运。
搬运最耗电，那就想办法让搬运的路更短。从这个角度看，逻辑折叠并不是简单地把芯片叠起来，而是围绕“少搬运”重新设计芯片的空间布局。
时钟奖励砍半意味着什么
华为给出的数据相当亮眼：核心互连长度长度约20%，部分关键路径长度最高约70%，时钟闹钟数量减少约50%。
时钟信号好比芯片里的“棒指挥”，要准时传到每一个角落。线路越长，沿着需要的“中继站”按钮时钟按钮调度多，它们本身就不停地耗电。
线路整个后，中继站占用减少，电容降低，芯片可以在电压下运行，功耗自然下降。
据华为公布，麒麟9050 Pro的晶体管密度从每平方毫米约1.55亿个提升至约2.38亿个，提升约55%。
性能方面，CPU单核和多核性能分别提升24%和52%，GPU渲染性能提升142%；功耗方面，NPU功耗下降66%，GPU功耗下降58%。
对于在先进制造进程上设定的华为而言，一条路线的意义不言而喻：不靠简单的微缩晶体管，而靠架构创新挖掘性能潜力。这好比在寸土寸金的城市里，加上等待更大的地块，不如把房子往高处盖。
日记是绕不开的“暗礁”
一位活跃在社交平台上的半导体的消息人士指出，提高功耗下降，这部分芯片仍可能导致散热能力下降，而面临更严重的发热问题。
道理并不复杂。两层硅片叠在一起，下层产生的热量必须穿过上层才能散出去，就像楼下烧火，热气得穿过楼上才能冲出屋顶。
一些人士将其类比为背面供电技术带来的“酷炫税”：电路性能提升了，散热却更难导出。他认为，这就是高通和苹果在手机芯片上对逻辑折叠兴趣不大的原因。
手机芯片对散热器尤其敏感。机身轻薄，没有风扇，一旦热量积聚，芯片就会降频保护，纸面的性能优势可能会大打折扣。
常见的应对办法包括在层间加入电流结构、优化发热单元布局，或者让高功耗电路尽量接近较近面。不过这些手段都会增加设计复杂度和成本。
当然，这一观点目前只是初步个人看法，高通和苹果无意表态。华为加大功耗下降，本身也有助于减少发热，最终效果仍需大量真实使用数据来检验。
对消费者而言，最挑剔的检验标准，就是长时间玩游戏或拍视频时手机烫不烫、不会掉帧。
值得一提的是，扩展并非华为独家方向，台积电、英特尔等方都在推进各自的先进封装和解决方案，历来是整个行业共同面临的问题。
谁能在最佳密度、功耗与功耗之间找到平衡点，谁就可能在摩尔时代占得先机。逻辑折叠能走多远，答案不在幻灯片里，而在千万用户手中那块芯片的真实温度上。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
